为了限制使用ＴＦＴ的ＤＣ－ＤＣ变换电路的输出电压的变化，在升压型中，新近提供第二ｎ沟道ＴＦＴ Ｎ２和第二ｐ沟道型ＴＦＴ Ｐ２。关于第二ｎ沟道型ＴＦＴ Ｎ２，其栅极连接到第二电容器Ｃ２，其源极连接到第一基准电压源ＹＶＤＤ，而其漏极连接到第一电容器Ｃ１。关于第二沟道ＴＦＴ Ｐ２，其栅极连接到所述第二电容器Ｃ２，其源极连接到第三电容器Ｃ３，而其漏极连接到所述第一电容器Ｃ１。这样，所述第一电容器Ｃ１的电压停止受到第一二极管的源极和漏极之间阈值电压变化的影响。
【技术实现步骤摘要】
本专利技术涉及DC-DC变换电路，用于液晶显示装置或类似装置的驱动电路中，并特别涉及用薄膜晶体管构成的DC-DC电路，且该薄膜晶体管的材料为多晶硅。
技术介绍
液晶显示装置具有这样一种配置液晶层固定在玻璃制的阵列衬底和玻璃制的相对衬底之间的间隙内，该相对衬底位于阵列衬底的对面，该阵列衬底包括位于多条信号线和多条扫描线交叉点的像素显示单元。近年来，用多晶硅作为材料的阵列衬底上的薄膜晶体管(TFT)的制造技术已经取得了发展，使用这种技术，有可能构成像素显示单元和能驱动同一阵列衬底上的信号线及扫描线的驱动电路。在这种制造技术(formingtechnique)中，薄膜晶体管用作排列在各个像素上的晶体管和排列在驱动电路上的晶体管，这两种晶体管都用都经过相同的制造步骤(例如，查阅日本专利揭露出版号2001-343945)制成。当驱动液晶时，需要多种电压，并且驱动电路需要DC-DC变换电路。将薄膜晶体管用作为构成这种DC-DC变换电路的晶体管，使得也有可能构成阵列衬底上的DC-DC变换电路。然而，薄膜晶体管含有其特性变化大的问题，引起DC-DC变换电路的输出电压的变化。
技术实现思路
本专利技术的一个目的是提供一种DC-DC变换电路，能限制使用薄膜晶体管情况中输出电压的变化。本专利技术的第一方面是，DC-DC变换电路包括第一基准电压源；第一电容，该电容的一端连接到第一时钟信号源；第二电容，它的一端连接到第二时钟信号源，该第二时钟信号源输出第一时钟信号的一个反相信号；第三电容，用于输出从第一基准电压源输出的并经升压的一个电压；第一n沟道薄膜晶体管，其栅极连接到第一电容器的另一端，其源极连接到第一基准电压源，而其漏极连接到第二电容器的另一端；第一p沟道薄膜晶体管，其栅极连接到第一电容器的另一端，其源极连接到第三电容器，而其漏极连接到第二电容器的另一端；第一二极管，按从第一电容器的另一端到第一基准电压源的正方向连接；第二n沟道薄膜晶体管，其栅极连接到第二电容器的另一端，其源极连接到第一基准电压源，而其漏极连接到第一电容器的另一端；及第二p沟道薄膜晶体管，其栅极连接到第二电容器的另一端，其源极连接到第三电容器，而其漏极连接到第一电容器的另一端。在本专利技术中，第二n沟道TFT和第二p沟道TFT是在升压型(boost-type)DC-DC变换电路中新近提供的。为了更具体化，关于第二n沟道TFT，其栅极连接到第二电容器的另一端，其源极连接到第一基准电压源，而其漏极连接到第一电容器的另一端。而且，关于第二p沟道TFT，其栅极连接到第二电容器的另一端，其源极连接到第三电容器，而其漏极连接到第一电容器的另一端。用这种配置，第一电容器另一端上的电压停止受第一二极管的源极和漏极之间的阈值电压变化的影响。因此，其栅极连接到第一电容器的第一n沟道TFT或第一p沟道TFT能完全地截止，并能够限制由这些薄膜晶体管引起的漏电流。这样，能够限制第三电容器内端电压的变化，即，能限制这个电路输出电压的变化。本专利技术的第二方面是一种DC-DC变换电路，其包括第二基准电压源；第四电容器，该第四电容器的一端连接到第三时钟信号源；第五电容器，该第五电容器的一端连接到第四时钟信号源，该第四时钟信号源输出第三时钟信号的一个反相信号；第六电容器，输出从第二基准电压源输出的并降压的一个电压；第三p沟道薄膜晶体管，其栅极连接到第四电容器的另一端，其源极连接到第二基准电压源，而其漏极连接到第五电容器的另一端；第三n沟道薄膜晶体管，其栅极连接到第四电容器的另一端，其源极连接到第六电容器，而其漏极连接到第五电容器的另一端；第二二极管，按从第四电容器的另一端到第二基准电压源的正方向连接。第四p沟道薄膜晶体管，其栅极连接到第五电容器的另一端，其源极连接到第二基准电压源，而其漏极连接到第四电容器的另一端；及第四n沟道薄膜晶体管，其栅极连接到第五电容器的另一端，其源极连接到第六电容器，而其漏极连接到第四电容器的另一端。在本专利技术中，第四n沟道TFT和第四p沟道TFT是在降压型(step-down)DC-DC变换电路中新近提供的。为了更具体化，关于第四n沟道TFT，其栅极连接到第五电容器的另一端，其源极连接到第六电容器，而其漏极连接到第四电容器的另一端。而且，关于第四p沟道TFT，其栅极连接到第五电容器的另一端，其源极连接到第二基准电压源，而其漏极连接到第四电容器的另一端。用这种配置，第四电容器的另一端停止受到第二二极管源极和漏极之间的阈值电压的影响。因此，其栅极连接到第四电容器的另一端的第三p沟道TFT或第三n沟道TFT能够完全截止，并能够限制由这些薄膜晶体管引起的漏电流。这样，能够限制第六电容器的内端电压的变化，即，能够限制这个电路输出电压的变化。附图说明图1示出第一实施例的DC-DC变换电路的电路图；图2示出图1电路图中的电压波形；图3示出第一时钟信号YCK+为低电位及第二时钟信号YCK-为高电位时，电流在图1电路图中的流动；图4示出第一时钟信号YCK+为高电位及第二时钟信号YCK-为低电位时，电流在图1电路图中的流动；图5示出第三电容器C3的内端电压随图1电路图中的各个薄膜晶体管变化的从属特性；图6示出第一时钟信号YCK+为低电位及第二时钟信号YCK-为高电位时，电流在比较例子1的DC-DC变换电路中的流动；图7示出第一时钟信号YCK+为高电位及第二时钟信号YCK-为低电位时，电流在比较例子1的DC-DC变换电路中的流动；图8示出比较例子1的DC-DC变换电路中的各部分的电压波形；图9示出第六电容器C6的内端电压随比较例子1的DC-DC变换电路中各个薄膜晶体管变化的从属特性；图10示出第二实施例的DC-DC变换电路的电路图；图11示出图10电路图中各部分的电压波形；图12示出第三时钟信号YCK+为低电位及第四时钟信号YCK-为高电位时，电流在图10电路图中的流动；图13示出第三时钟信号YCK+为高电位及第四时钟信号YCK-为低电位时，电流在图10电路图中的流动；图14示出第六电容器C6的内端电压随图10电路图内各个薄膜晶体管变化的从属特性；图15示出第三时钟信号YCK+为低电位及第四时钟信号YCK-为高电位时，电流在比较例子2的DC-DC变换电路中的流动；图16示出第三时钟信号YCK+为高电位及第四时钟信号YCK-为低电位时，电流在比较例子2的DC-DC变换电路中的流动；图17示出第六电容器C6的内端电压随比较例子2的DC-DC变换电路内各个薄膜晶体管变化的从属特性；图18示出第三实施例中的DC-DC变换电路的电路图，示出当第一时钟信号YCK+为低电位及第二时钟信号YCK-为高电位时的电流流动； 图19示出第三实施例中的DC-DC变换电路的电路图，示出当第一时钟信号YCK+为高电位及第二时钟信号YCK-为低电位时的电流流动；图20示出第三实施例中DC-DC变换电路内各部分的电压波形；图21示出第三实施例中DC-DC变换电路内各部分的电流波形；图22示出一种电路配置，建立一个允许信号OE。图23示出第四实施例中的DC-DC变换电路的电路图，示出当第三时钟信号YCK+为低电位及第四时钟信号YCK-为高电位时的电流流动；图24示出第四实施例中的DC-DC变换电路的电路图，示出当第三时钟本文档来自技高网...
【技术保护点】
一种ＤＣ－ＤＣ变换电路，其特征在于，包括：第一基准电压源；第一电容器，所述第一电容器的一端连接到第一时钟信号源；第二电容器，所述第二电容器的一端连接到第二时钟信号源，所述第二时钟信号源输出第一时钟信号的一个反相信号； 第三电容器，用于输出从所述第一基准电压源输出的并经过升压的一个电压；第一ｎ沟道薄膜晶体管，其栅极连接到所述第一电容器的另一端，其源极连接到所述第一基准电压源，而其漏极连接到所述第二电容器的另一端；第一ｐ沟道薄膜晶体管 ，其栅极连接到所述第一电容器的另一端，其源极连接到所述第三电容器，而其他漏极连接到所述第二电容的另一端；第一二极管，按从所述第一电容器的另一端到所述第一基准电压源的正方向连接；第二Ｎ沟道薄膜晶体管，其栅极连接到所述第二电容器 的另一端，其源极连接到所述第一基准电压源；及其漏极连接到所述第一电容器的另一端；第二ｐ沟道薄膜晶体管，其栅极连接到所述第二电容器的另一端，其源极连接到所述第三电容器，而其漏极连接到所述第一电容器的另一端。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：苅部正男，
申请(专利权)人：东芝松下显示技术有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。