一种串口闪存芯片测试系统和测试方法技术方案

本发明专利技术公开一种串口闪存芯片测试系统和测试方法，在一具体实施方式中，该测试系统包括：上位机、可编程逻辑控制单元和载板；其中，载板上布置有用于承载待测芯片的检测工位；上位机连接所述可编程逻辑控制单元以及载板上的各检测工位，用于根据测试需求动态配置时钟并下发测试配置及指令；可编程逻辑控制单元用于执行上位机发送的测试指令，并对测试系统进行时序校准，以对与不同检测工位对应的各测试链路进行时序补偿。该实施方式通过可编程逻辑控制单元实现串口闪存测试指令收发功能，可将各个厂家的指令集进行统一映射到测试系统指令库，提高了系统兼容性，并便于移植和功能升级；同时能并行测试多个待测串口闪存芯片，提高了测试效率。高了测试效率。高了测试效率。

【技术实现步骤摘要】
一种串口闪存芯片测试系统和测试方法


[0001]本专利技术涉及芯片测试
，更具体地，涉及一种串口闪存芯片测试系统和测试方法。

技术介绍

[0002]SPI flash(串口闪存)由于其接口简单、容量较大、读写速度快的优点，因而在市场上得到大量应用。芯片出厂前都要经过严格的测试，挑选出合格的芯片。SPI读写测试是此类flash必不可少的功能测试。现有测试技术方案主要是利用专用IP实现读写接口控制。由于SPI flash芯片高速读写测试对系统延时及PCB布线要求很高，使用现有方案主要有以下缺点：1.难以构建大型通用测试系统，导致成本升高，测试效率降低；2.测试链路较长时，SPI读写难以达到较高速率影响测试性能；3.不同厂家读写指令存在差异，使得现有方案兼容性不够。

技术实现思路

[0003]本专利技术的一个目的在于提供一种串口闪存芯片测试系统和测试方法，以解决现有技术存在的问题中的至少一个。
[0004]为达到上述目的，本专利技术采用下述技术方案：
[0005]本专利技术第一方面提供一种串口闪存芯片测试系统，该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串口闪存芯片测试系统，其特征在于，该系统包括：上位机、可编程逻辑控制单元和载板；其中，所述载板上布置有用于承载待测芯片的检测工位；所述上位机连接所述可编程逻辑控制单元以及载板上的各检测工位，用于根据测试需求动态配置时钟并下发测试配置及指令；所述可编程逻辑控制单元用于执行上位机发送的测试指令，并对测试系统进行时序校准，以对与不同检测工位对应的测试链路进行时序补偿。2.根据权利要求1所述的测试系统，其特征在于，所述可编程逻辑控制单元包括：处理器、时序管理子单元和时钟管理子单元；所述处理器与上位机通讯，用于动态配置时序管理子单元，并与所述时序管理子单元配合执行上位机发送的测试配置及指令；所述时序管理子单元与处理器以及上位机通讯，用于对不同检测工位待测芯片的测试链路进行时序补偿；所述时钟管理子单元通过与上位机通讯对测试系统时钟进行动态配置。3.根据权利要求2所述的测试系统，其特征在于，所述时序管理子单元包括：时序控制管理子单元、时序调整子单元以及读写控制子单元；所述时序控制管理子单元用于对上位机的测试配置及指令进行解析，以管理测试指令、时序调整参数和返回测试指令执行结果；读写控制子单元分别与所述时序控制管理子单元和时钟调整子单元通讯，用于根据测试配置及指令生成对应的时序信号以及执行上位机下发的测试指令；所述时序调整子单元分别与所述读写控制子单元以及载板上的各检测工位通讯，用于根据接收到的时序调整参数动态调整所述读写控制子单元发出的时讯信号，以实现对不同检测工位待测芯片的测试链路的时序补偿。4.根据权利要求1～3任一所述的测试系统，其特征在于，所述可编程逻辑控制单元还包括：总线互联单元，所述上位机、可编程控制单元以及载板通过总线互...

【专利技术属性】
技术研发人员：陈耀闯，董亚明，
申请(专利权)人：苏州华兴源创科技股份有限公司，
类型：发明
国别省市：