存储器电路、用于存储器电路的自我修复的系统及方法技术方案

本发明专利技术公开公开一种存储器电路，该存储器电路用于执行自我修复，包括：单元阵列，包括多行和多列的存储器单元；控制器，接收指示行修复或列修复的输入，以及该单元阵列的行修复和列修复共用的修复地址；当输入指示行修复时，行修复解码器将缺陷行的修复地址映像到该单元阵列的冗余行；以及当输入指示列修复时，列修复解码器将缺陷列的修复地址映像到该单元阵列的另一列。本发明专利技术的共用修复地址不仅减少了连接到存储器电路的熔丝总线的布线占用空间，而且减少了所占用的布线区域，只需一个额外的启用信号；本发明专利技术的设计减少了布线占用空间及布线区域，并且修复的控制逻辑简单，相比传统设计减少了电路面积和引脚。传统设计减少了电路面积和引脚。传统设计减少了电路面积和引脚。

【技术实现步骤摘要】
存储器电路、用于存储器电路的自我修复的系统及方法


[0001]本专利技术涉及存储器
，尤其涉及一种存储器电路、用于存储器电路的自我修复的系统及方法。

技术介绍

[0002]存储器电路(memory circuit)在制造过程中容易出现故障。例如，制程变化(process variation)可能是导致存储器单元(memory cell)缺陷的因素之一。有缺陷的存储器单元可能无法保存其内容、存储器工作(或操作)不稳定或无法访问(access)。有缺陷的存储器单元可能会随机分布在芯片上的任何方向上。存储器缺陷对总芯片良率产生不利影响。
[0003]针对有缺陷的存储器问题的一种解决方案是向存储器添加冗余(redundant)存储器单元。通常，进行存储器测试以识别存储器中的故障区域。存储器可以通过外部测试硬件或芯片上(on
‑
chip)专用硬件进行测试。例如，系统单芯片(SOC)平台可以包括耦接到存储器内置自检(memory built
‑
in self
‑
test，MBIST)电路的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器电路，该存储器电路用于执行自我修复，其特征在于，包括：单元阵列，包括多行和多列的存储器单元；控制器，接收指示行修复或列修复的输入，以及该单元阵列的行修复和列修复共用的修复地址；当输入指示行修复时，行修复解码器将缺陷行的修复地址映像到该单元阵列的冗余行；以及当输入指示列修复时，列修复解码器将缺陷列的修复地址映像到该单元阵列的另一列。2.如权利要求1所述的存储器电路，其特征在于，该输入包括指示行修复启用的一个比特、指示列修复启用另一个比特和指示行或列的修复地址的一组比特。3.如权利要求2所述的存储器电路，其特征在于，仅当行修复启用和列修复启用之一置为有效时才执行自我修复。4.如权利要求1所述的存储器电路，其特征在于，还包括：熔丝引脚，通过该熔丝引脚接收该修复地址，其中该熔丝引脚的数量等于行地址宽度和列地址宽度中的较大者。5.如权利要求1所述的存储器电路，其特征在于，该行修复解码器用于将该冗余行替换该缺陷行，并且该列修复解码器用于将该缺陷列和后续列移位一列。6.如权利要求1所述的存储器电路，其特征在于，该单元...

【专利技术属性】
技术研发人员：芮金顺，赖淑琳，郭裔平，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：