半导体存储器件制造技术

一种半导体存储器件包括：位线，在基板上在垂直方向上延伸；晶体管主体部分，包括在第一水平方向上依次布置的第一源极

【技术实现步骤摘要】
半导体存储器件


[0001]专利技术构思涉及半导体存储器件，具体地，涉及三维半导体存储器件。

技术介绍

[0002]对电子产品的小型化、多功能和/或高性能的需求/期望导致对高容量半导体存储器件的需求。为了提供高容量半导体存储器件，需要/期望增大的集成度。由于现有二维半导体存储器件的集成度可以主要由单位存储单元所占据的面积决定，所以二维半导体存储器件的集成度一直在增大，但是仍然受到限制。因此，已经提出通过在基板上沿垂直方向堆叠多个存储单元来增大存储容量的三维半导体存储器件。

技术实现思路

[0003]专利技术构思提供一种具有提高的集成度的三维半导体存储器件。
[0004]为此，专利技术构思提供以下半导体存储器件。
[0005]根据专利技术构思的一些示例实施方式，提供一种半导体存储器件，该半导体存储器件包括：在基板上的位线，该位线在垂直方向上延伸；晶体管主体，包括第一源极
‑
漏极区、单晶沟道层以及第二源极
‑
漏极区，第一源极
‑
漏极区、单晶沟道层以及第二源极
‑
漏极区在第一水平方向上依次布置，该晶体管主体连接到位线；栅电极层，在垂直于第一水平方向的第二水平方向上延伸；在栅电极层与晶体管主体的一部分之间的栅极电介质层，该栅极电介质层覆盖单晶沟道层的至少上表面和下表面；以及单元电容器，在第一水平方向上在晶体管主体的与位线相反的一侧，该单元电容器连接到第二源极
‑
漏极区，该单元电容器包括下电极层、电容器电介质层和上电极层。
[0006]根据专利技术构思的一些示例实施方式，提供一种半导体存储器件，该半导体存储器件包括：多个晶体管主体，在基板上在垂直方向上彼此间隔开，所述多个晶体管主体在第一水平方向上彼此平行地延伸，所述多个晶体管主体的每个包括在第一水平方向上依次布置的第一源极
‑
漏极区、单晶沟道层和第二源极
‑
漏极区，所述多个晶体管主体的每个具有在垂直于第一水平方向的第二水平方向上凸起地突出的平面形状的扩展部；多条位线，在基板上在第二水平方向上彼此间隔开，所述多条位线在垂直方向上彼此平行地延伸，所述多条位线连接到所述多个晶体管主体的第一源极
‑
漏极区；多个栅电极层，在垂直方向上彼此间隔开，在第二水平方向上彼此平行地延伸；栅极电介质层，在所述多个栅电极层与单晶沟道层之间，该栅极电介质层覆盖所述多个晶体管主体的单晶沟道层的至少上表面和下表面；以及多个单元电容器，分别连接到所述多个晶体管主体的第二源极
‑
漏极区，并且每个包括下电极层、电容器电介质层和上电极层。
[0007]根据专利技术构思的一些示例实施方式，提供一种半导体存储器件，该半导体存储器件包括：多个晶体管主体，在基板上在垂直方向上彼此间隔开，在第一水平方向上彼此平行地延伸，每个包括第一源极
‑
漏极区、包含单晶硅(Si)的单晶沟道层和第二源极
‑
漏极区，第一源极
‑
漏极区、单晶沟道层和第二源极
‑
漏极区在第一水平方向上依次布置，所述多个晶
体管主体的每个具有扩展部分，该扩展部分具有在垂直于第一水平方向的第二水平方向上凸起地突出的平面形状，该扩展部分的一部分包括单晶沟道层的一部分；多条位线，在基板上在第二水平方向上彼此间隔开、在垂直方向上彼此平行地延伸、并且连接到所述多个晶体管主体的第一源极
‑
漏极区；多个栅电极层，在垂直方向上彼此间隔开、在第二水平方向上彼此平行地延伸；栅极电介质层，在所述多个栅电极层与单晶沟道层之间，该栅极电介质层分别覆盖单晶沟道层的至少上表面和下表面；以及多个单元电容器，分别连接到所述多个晶体管主体的第二源极
‑
漏极区，并包括多个下电极层、覆盖所述多个下电极层的上电极层、以及在所述多个下电极层和上电极层之间的电容器电介质层，所述多个下电极层的每个具有在第一水平方向上的中空的圆筒形状，该中空的圆筒形状具有面对第二源极
‑
漏极区的封闭部分和面对与第二源极
‑
漏区相反的方向的开口部分。
附图说明
[0008]从以下结合附图进行的详细描述，专利技术构思的实施方式将被更清楚地理解，附图中：
[0009]图1A至图15B是根据专利技术构思的一些示例实施方式的制造半导体存储器件的方法的按工艺顺序的示意图；
[0010]图16A和图16B是根据专利技术构思的一些示例实施方式的半导体存储器件的示意图；
[0011]图17A至图17C分别是根据专利技术构思的一些示例实施方式的半导体存储器件的部分的放大截面图；
[0012]图18A至图18C分别是根据专利技术构思的一些示例实施方式的半导体存储器件的部分的放大透视图和俯视图；
[0013]图19A和图19B分别是根据专利技术构思的一些示例实施方式的半导体存储器件的部分的放大透视图和俯视图；以及
[0014]图20是根据专利技术构思的一些示例实施方式的半导体存储器件中的单元阵列的等效电路图。
具体实施方式
[0015]图1A至图15B是根据专利技术构思的一些示例实施方式的制造/制作半导体存储器件的方法的按工艺顺序的示意图。例如，图1A、图2A、图3A、图4A、图5A、图6A、图10A、图11A、图12A、图13A、图14A和15A是俯视图，图1B、图2B、图3B、图4B、图5B、图6B和图10B是分别沿着图1A、图2A、图3A、图4A、图5A、图6A和图10A的线B
‑
B'截取的截面图，图7A、图8A和图9A是沿着对应于图6A的线B
‑
B'的部分截取的截面图，图3C、图4C、图5C、图6C、图10C、图11B、图12B、图13B、图14B和图15B是分别沿着图3A、图4A、图5A、图6A、图10A、图11A、图12A、图13A、图14A和图15A的线C
‑
C'截取的截面图，图6D和图10D是分别沿着图6A和图10A的线D
‑
D'截取的截面图，图7B、图8B和图9B是沿着对应于图6A的线D
‑
D'的部分截取的截面图。
[0016]参照图1A和图1B，形成多层结构MS，其中多个牺牲/寄生层110和多个单晶半导体层120交替堆叠在基板102上。
[0017]基板102可以包括单晶体/单晶半导体材料。例如，基板102可以包括半导体材料，诸如硅(Si)或锗(Ge)。可选地或另外地，基板102可以包括单晶相的III
‑
V族半导体材料。可
选地或另外地，例如，基板102可以包括绝缘体上硅(SOI)基板或绝缘体上锗(GeOI)基板。
[0018]所述多个牺牲层110和所述多个单晶半导体层120中的每个可以包括单晶半导体材料。牺牲层110可以包括相对于单晶半导体层120具有选择性蚀刻速率(例如可以比单晶半导体层120蚀刻得更慢或更快)的半导体材料。在一些示例实施方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：在基板上的位线，所述位线在垂直方向上延伸；晶体管主体，包括第一源极
‑
漏极区、单晶沟道层和第二源极
‑
漏极区，所述第一源极
‑
漏极区、所述单晶沟道层和所述第二源极
‑
漏极区在第一水平方向上依次布置，所述晶体管主体连接到所述位线；栅电极层，在垂直于所述第一水平方向的第二水平方向上延伸；栅极电介质层，在所述栅电极层和所述晶体管主体的一部分之间，所述栅极电介质层覆盖所述单晶沟道层的至少上表面和下表面；以及单元电容器，在所述第一水平方向上在所述晶体管主体的与所述位线相反的一侧，所述单元电容器连接到所述第二源极
‑
漏极区，所述单元电容器包括下电极层、电容器电介质层和上电极层。2.根据权利要求1所述的半导体存储器件，其中所述晶体管主体具有扩展部，所述扩展部具有在所述第二水平方向上凸起地突出的平面形状，并且所述扩展部的一部分包括所述单晶沟道层的一部分。3.根据权利要求2所述的半导体存储器件，其中所述扩展部的其余部分包括所述第二源极
‑
漏极区的一部分。4.根据权利要求1所述的半导体存储器件，其中，在所述第二水平方向上，所述栅电极层具有一体地覆盖所述单晶沟道层的所述上表面和所述下表面以及所述单晶沟道层的侧表面的全环绕栅极形状。5.根据权利要求1所述的半导体存储器件，其中所述栅电极层在平面上具有T形，在该T形中上部水平线与所述第二源极
‑
漏极区对准，并且垂直线与所述第一源极
‑
漏极区对准。6.根据权利要求1所述的半导体存储器件，其中所述栅电极层在平面图中具有矩形形状，该矩形形状具有四个凹入地凹陷的拐角。7.根据权利要求1所述的半导体存储器件，其中所述第一源极
‑
漏极区、所述单晶沟道层和所述第二源极
‑
漏极区中的每个包括单晶半导体材料。8.根据权利要求1所述的半导体存储器件，其中所述单晶沟道层包括单晶半导体材料，以及所述第一源极
‑
漏极区和所述第二源极
‑
漏极区中的每个包括掺有杂质的多晶半导体材料。9.根据权利要求1所述的半导体存储器件，其中在所述第一水平方向上，所述下电极层具有中空的圆筒形状，所述圆筒形状具有面对所述第二源极
‑
漏极区的封闭部分和面对与所述第二源极
‑
漏极区相反的方向的开口部分，以及所述电容器电介质层在所述上电极层和所述下电极层之间，所述上电极层填充所述下电极层的所述圆筒形状的内部。10.根据权利要求9所述的半导体存储器件，其中所述电容器电介质层和所述上电极层覆盖所述下电极层的内部侧表面、所述下电极层的内部底表面的全部和所述下电极层的外部侧表面的至少一部分。11.一种半导体存储器件，包括：多个晶体管主体，在基板上在垂直方向上彼此间隔开，所述多个晶体管主体在第一水
平方向上彼此平行地延伸，所述多个晶体管主体的每个包括在所述第一水平方向上依次布置的第一源极
‑
漏极区、单晶沟道层和第二源极
‑
漏极区，所述多个晶体管主体的每个具有在垂直于所述第一水平方向的第二水平方向上凸起地突出的平面形状的扩展部；多条位线，在所述基板上在所述第二水平方向上彼此间隔开，所述多条位线在所述垂直方向上彼此平行地延伸，所述多条位线连接到所述多个晶体管主体的所述第一源极
‑
漏极区；多个栅电极层，在所述垂直方向上彼此间隔开，在所述第二水平方向上彼此平行地延伸；在所述多个栅电极层和所述单晶沟道层之间的栅极电介质层，所述栅极电介质层覆盖所述多个晶体管主体的所述单晶沟道层的至少上表面和下表面；以及...

【专利技术属性】
技术研发人员：崔贤根，李基硕，郑承宰，慎重赞，安泰炫，郑文泳，韩相然，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：