一种新型结构的IGBT芯片及制备方法技术

本发明专利技术涉及一种新型结构的IGBT芯片及制备方法。所述新型结构的IGBT芯片包括：多个元胞结构；单个元胞结构从上到下依次包括芯片表面区域、芯片内部区域以及芯片背面区域；其中芯片表面区域包括发射极区域和氧化层；芯片内部区域包括多晶硅层、栅极氧化层、N+发射区、P+区域、P基区、P浮动区、N

【技术实现步骤摘要】
一种新型结构的IGBT芯片及制备方法


[0001]本专利技术涉及大功率IGBT
，特别是涉及一种新型结构的IGBT芯片及制备方法。

技术介绍

[0002]绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)兼具功率MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金属
‑
氧化物半导体场效应晶体管)易于驱动、控制简单、开关频率高和功率双极型晶体管(Bipolar Junction Transistor，BJT)低饱和压降、大电流运输能力及低损耗的优点，在技术和功效上的优势显著。太阳能和风能等可再生能源领域的增长导致了对大功率IGBT的需求，风力涡轮机中使用的电机是变速型的，为了提高效率，需要使用大功率IGBT。在电动汽车(ElectricVehicle，EV)和混合动力汽车(Hybrid Electric Vehicle，HEV)中的应用包括其在动力传动系和充电器中的应用，IGBT用于向电机输送和控制功率。
[0003]目前最有前途的MOS门控功率器件是IEGT(Injection Enhanced Gate Transistor，注入增强型IGBT)，由于采用了高电位技术实现了较低的集电极
‑
发射极饱和电压Vce(sat)，并且可以通过与二极管类似的n漂移层中的载流子分布来获得优异的性能。一般来说，IEGT有一个浮动的P区(称为P浮动区)来实现像二极管那样的载流子分布。
[0004]现有的IEGT仍存在着一些严重的问题，例如由于存在大面积P浮动区的横向电流，导致N+发射极区下方的电流密度增加而使闩锁能力降低，短路能力下降；或由于大面积的P浮动区，导致击穿能力下降，击穿电压降低。

技术实现思路

[0005]本专利技术的目的是提供一种新型结构的IGBT芯片及制备方法，以在保证击穿电压稳定的情况下提高IGBT的短路能力。
[0006]为实现上述目的，本专利技术提供了如下方案：
[0007]一种新型结构的IGBT芯片，包括：多个元胞结构；单个所述元胞结构从上到下依次包括芯片表面区域、芯片内部区域以及芯片背面区域；其中所述芯片表面区域包括发射极区域和氧化层；所述芯片内部区域包括多晶硅层、栅极氧化层、N+发射区、P+区域、P基区、P浮动区、N
‑
漂移区以及N
‑
缓冲区；所述芯片背面区域包括P+集电极以及背面金属电极；单个所述元胞结构为轴对称结构；
[0008]所述芯片内部区域内刻蚀有相互平行的第一沟槽和第二沟槽；所述第一沟槽内设置有所述多晶硅层和所述栅极氧化层；所述第一沟槽与单个所述元胞结构的左侧边缘之间设置有所述N+发射区、所述P+区域以及所述P基区；所述N+发射区和所述P+区域均位于所述P基区上方；所述N+发射区位于所述P+区域与所述第一沟槽之间；所述第一沟槽与所述第二沟槽之间为所述P浮动区；所述第一沟槽从所述芯片内部区域的上表面延伸至所述N
‑
漂移区；所述N
‑
漂移区、所述N
‑
缓冲区、所述P+集电极以及所述背面金属电极从上到下依次层叠
设置；
[0009]所述氧化层的左边缘与单个所述元胞结构的左侧边缘之间刻蚀有分流通道；所述氧化层的中央区域刻蚀有多个等间距设置的分流孔；所述发射极区域覆盖所述氧化层。
[0010]可选地，所述P基区的宽度范围为2um
‑
10um；所述P浮动区的宽度范围为8um
‑
40um。
[0011]可选地，所述分流孔的宽度范围为2um
‑
8um。
[0012]可选地，相邻两个所述分流孔在平行于沟槽方向上的间距范围为400um
‑
750um。
[0013]可选地，所述N
‑
漂移区的掺杂浓度范围为1E13～3E14，厚度范围为4～180um。
[0014]可选地，所述N
‑
缓冲区的掺杂浓度范围为1E14～1E17，厚度范围为5um～45um。
[0015]可选地，所述背面金属电极包括多层背面金属层；所述多层背面金属层包括Al层、Ti层、Ni层以及Ag层。
[0016]一种新型结构的IGBT芯片的制备方法，所述制备方法包括：
[0017]准备硅材料衬底；
[0018]对所述硅材料衬底进行光刻，刻蚀形成具有沟槽结构的有源区；所述沟槽结构包括相互平行的第一沟槽和第二沟槽；
[0019]在所述有源区沟槽结构内氧化形成栅极氧化层，并淀积多晶硅形成多晶硅层；
[0020]对所述硅材料衬底进行元胞区光刻，干法刻蚀，形成多个元胞区；
[0021]在单个所述元胞区内进行硼离子注入并推结，形成P基区和P浮动区；所述P基区位于单个所述元胞区的左侧边缘与所述第一沟槽之间；所述P浮动区位于所述第一沟槽与所述第二沟槽之间；
[0022]在单个所述元胞区内进行砷离子注入，退火激活，形成N+发射区；所述N+发射区位于所述P基区上方；
[0023]在单个所述元胞区内进行BPSG淀积，形成表面氧化层；所述表面氧化层位于所述P基区和所述P浮动区上方；
[0024]在所述表面氧化层上进行孔分流区光刻刻蚀，在所述P基区上方刻蚀出分流通道，在所述P浮动区上方刻蚀出多个分流孔，形成所述氧化层；所述分流通道位于所述氧化层的左边缘与单个所述元胞区的左侧边缘之间；所述多个分流孔等间距设置在所述氧化层的中央区域；
[0025]在所述P基区上方进行PP+区注入，形成P+区域；所述N+发射区位于所述P+区域与所述第一沟槽之间；
[0026]对单个所述元胞区进行正面金属淀积，金属光刻刻蚀，形成发射极区域；所述发射极区域覆盖所述氧化层；所述发射极区域和所述氧化层构成单个元胞结构的芯片表面区域；
[0027]对所述硅材料衬底进行背面减薄，形成N
‑
漂移区；
[0028]减薄后进行去应力清洗，清洗后进行N
‑
缓冲区的注入，形成N
‑
缓冲区；所述多晶硅层、所述栅极氧化层、所述N+发射区、所述P+区域、所述P基区、所述P浮动区、所述N
‑
漂移区以及所述N
‑
缓冲区构成单个所述元胞结构的芯片内部区域；
[0029]在所述N
‑
缓冲区下方进行硼注入并激活，形成P+集电极；
[0030]按常规IGBT背金工艺在所述P+集电极下方生长背面金属电极，形成背面金属电极；所述P+集电极和所述背面金属电极构成单个所述元胞结构的芯片背面区域；单个所述
元胞结构为轴对称结构。
[0031]可选地，所述分流孔的宽度范围为2um
‑
8um。
[0032]可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型结构的IGBT芯片，其特征在于，包括：多个元胞结构；单个所述元胞结构从上到下依次包括芯片表面区域、芯片内部区域以及芯片背面区域；其中所述芯片表面区域包括发射极区域和氧化层；所述芯片内部区域包括多晶硅层、栅极氧化层、N+发射区、P+区域、P基区、P浮动区、N
‑
漂移区以及N
‑
缓冲区；所述芯片背面区域包括P+集电极以及背面金属电极；单个所述元胞结构为轴对称结构；所述芯片内部区域内刻蚀有相互平行的第一沟槽和第二沟槽；所述第一沟槽内设置有所述多晶硅层和所述栅极氧化层；所述第一沟槽与单个所述元胞结构的左侧边缘之间设置有所述N+发射区、所述P+区域以及所述P基区；所述N+发射区和所述P+区域均位于所述P基区上方；所述N+发射区位于所述P+区域与所述第一沟槽之间；所述第一沟槽与所述第二沟槽之间为所述P浮动区；所述第一沟槽从所述芯片内部区域的上表面延伸至所述N
‑
漂移区；所述N
‑
漂移区、所述N
‑
缓冲区、所述P+集电极以及所述背面金属电极从上到下依次层叠设置；所述氧化层的左边缘与单个所述元胞结构的左侧边缘之间刻蚀有分流通道；所述氧化层的中央区域刻蚀有多个等间距设置的分流孔；所述发射极区域覆盖所述氧化层。2.根据权利要求1所述的IGBT芯片，其特征在于，所述P基区的宽度范围为2um
‑
10um；所述P浮动区的宽度范围为8um
‑
40um。3.根据权利要求1所述的IGBT芯片，其特征在于，所述分流孔的宽度范围为2um
‑
8um。4.根据权利要求1所述的IGBT芯片，其特征在于，相邻两个所述分流孔在平行于沟槽方向上的间距范围为400um
‑
750um。5.根据权利要求1所述的IGBT芯片，其特征在于，所述N
‑
漂移区的掺杂浓度范围为1E13～3E14，厚度范围为4～180um。6.根据权利要求1所述的IGBT芯片，其特征在于，所述N
‑
缓冲区的掺杂浓度范围为1E14～1E17，厚度范围为5um～45um。7.根据权利要求1所述的IGBT芯片，其特征在于，所述背面金属电极包括多层背面金属层；所述多层背面金属层包括Al层、Ti层、Ni层以及Ag层。8.一种新型结构的IGBT芯片的...

【专利技术属性】
技术研发人员：陆界江，周明江，吴磊，李娇，
申请(专利权)人：上海睿驱微电子科技有限公司，
类型：发明
国别省市：