半导体装置制造方法及图纸

提供提高了恢复动作时的破坏耐量的半导体装置。本发明专利技术涉及的半导体装置(100)所具有的绝缘栅型双极晶体管区域(1)在沿半导体基板的第1主面的第1方向上与二极管区域(2)并列地配置，具有：第2导电型的基极层(9)，设置于半导体基板的第1主面侧的表层；第1导电型的发射极层(8)，选择性地设置于基极层(9)的第1主面侧的表层，杂质浓度比漂移层高；栅极电极(7a)，在第1方向上并列配置有多个，隔着栅极绝缘膜(6a)而面向发射极层、基极层和漂移层；反掺杂层(10)，设置于基极层的表层，第2导电型的杂质浓度比基极层高且第1导电型的杂质浓度比漂移层高；以及第2导电型的集电极层，设置于半导体基板的第2主面侧的表层。基板的第2主面侧的表层。基板的第2主面侧的表层。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]从节能的观点出发，逆变器装置被广泛用于家电产品、电动汽车、铁路等领域。逆变器装置大多是使用绝缘栅型双极晶体管(IGBT：
[0003]Insulated Gate Bipolar Transistor)和续流用二极管而构成的。绝缘栅型双极晶体管和二极管在逆变器装置的内部通过导线等配线进行连接。
[0004]为了逆变器装置的小型化，提出了将绝缘栅型双极晶体管和二极管形成于一个半导体基板的半导体装置(例如，专利文献1)。
[0005]专利文献1：日本特开2008
‑
103590号公报
[0006]但是，就上述那样的在一个半导体基板形成有绝缘栅型双极晶体管和二极管的半导体装置而言，由于从绝缘栅型双极晶体管区域向二极管区域流入少数载流子即空穴，因此与将作为单独部件的绝缘栅型双极晶体管和二极管并联连接而使用的情况相比，存在恢复动作时的恢复电流变大，二极管的破坏耐量降低这样的问题。谋求具有恢复动作时的破坏耐量高的二极管区域的半导体装置。

技术实现思路

[0007]本专利技术就是为了解决上述那样的课题而提出的，其目的在于提供提高了恢复动作时的破坏耐量的半导体装置。
[0008]本专利技术涉及的半导体装置具有：半导体基板，其在第1主面和与第1主面相对的第2主面之间具有第1导电型的漂移层；二极管区域，其具有在半导体基板的第1主面侧的表层设置的第2导电型的阳极层及在半导体基板的第2主面侧的表层设置的第1导电型的阴极层；以及绝缘栅型双极晶体管区域，其在沿半导体基板的第1主面的第1方向上与二极管区域并列地配置，该绝缘栅型双极晶体管区域具有：第2导电型的基极层，其设置于半导体基板的第1主面侧的表层；第1导电型的发射极层，其选择性地设置于基极层的第1主面侧的表层，杂质浓度比漂移层高；栅极电极，其在第1方向上并列地配置有多个，隔着栅极绝缘膜而面向发射极层、基极层和漂移层；反掺杂层，其设置于基极层的表层，第2导电型的杂质浓度比基极层高且第1导电型的杂质浓度比漂移层高；以及第2导电型的集电极层，其设置于半导体基板的第2主面侧的表层。
[0009]专利技术的效果
[0010]根据本专利技术，通过将反掺杂层设置于绝缘栅型双极晶体管区域，从而能够对向二极管区域的空穴的流入进行抑制，提高恢复动作时的破坏耐量。
附图说明
[0011]图1是表示实施方式1涉及的半导体装置的俯视图。
[0012]图2是表示实施方式1涉及的半导体装置的俯视图。
[0013]图3是表示实施方式1涉及的半导体装置的剖视图。
[0014]图4是表示实施方式1涉及的半导体装置的剖视图。
[0015]图5是表示实施方式1涉及的半导体装置的剖视图。
[0016]图6是实施方式1涉及的半导体装置的制造流程图。
[0017]图7是表示实施方式1涉及的半导体装置的制造过程的图。
[0018]图8是表示实施方式1涉及的半导体装置的制造过程的图。
[0019]图9是表示实施方式1涉及的半导体装置的制造过程的图。
[0020]图10是表示实施方式1涉及的半导体装置的制造过程的图。
[0021]图11是示意性地表示实施方式1涉及的半导体装置的二极管动作时的空穴的动作的图。
[0022]图12是示意性地表示实施方式1涉及的半导体装置的恢复动作时的空穴的动作的图。
[0023]图13是表示实施方式2涉及的半导体装置的俯视图。
[0024]图14是表示实施方式2涉及的半导体装置的俯视图。
[0025]图15是表示实施方式3涉及的半导体装置的俯视图。
[0026]图16是表示实施方式3涉及的半导体装置的俯视图。
[0027]图17是表示实施方式4涉及的半导体装置的俯视图。
[0028]图18是表示实施方式4涉及的半导体装置的俯视图。
具体实施方式
[0029]下面，一边参照附图，一边对实施方式进行说明。由于附图只是示意性地示出的，因此尺寸及位置的相互关系可以变更。在下面的说明中，对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
[0030]另外，在下面的说明中，有时使用“上”、“下”、“侧”等表示特定的位置及方向的术语，但这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，不是对实施时的位置及方向进行限定。
[0031]关于半导体的导电型，将第1导电型设为n型，将第2导电型设为p型而进行说明。但是，也可以将它们反转，将第1导电型设为p型，将第2导电型设为n型。n
+
型的含义是施主的浓度比n型高，n
‑
型的含义是施主的浓度比n型低。同样地，p
+
型的含义是受主的浓度比p型高，p
‑
型的含义是受主的浓度比p型低。
[0032]<实施方式1>
[0033]使用图1至图5对实施方式1涉及的半导体装置的结构进行说明。图1及图2是表示实施方式1涉及的半导体装置的俯视图。图2是将图1所记载的A部分放大后的俯视图，是表示半导体基板的第1主面侧的构造的俯视图。在图2中省略了在比半导体基板的第1主面靠上侧处设置的电极等的记载。图3至图5是表示实施方式1涉及的半导体装置的剖视图。图3是图2所记载的B
‑
B线处的剖视图。图4是图2所记载的C
‑
C线处的剖视图。图5是图2所记载的D
‑
D线处的剖视图。在图1至图5中为了方便说明还示出了表示方向的XYZ正交坐标轴。
[0034]如图1所示，半导体装置100在一个半导体基板相邻地设置了形成有绝缘栅型双极
晶体管的绝缘栅型双极晶体管区域1和形成有二极管的二极管区域2。绝缘栅型双极晶体管区域1及二极管区域2是长度方向为半导体装置100的Y方向的条带状区域，绝缘栅型双极晶体管区域1和二极管区域2在半导体装置100的X方向上并列地设置。绝缘栅型双极晶体管区域1和二极管区域2为半导体装置100的有源区域，绝缘栅型双极晶体管区域1和二极管区域2在俯视观察时配置于半导体装置100的中央。
[0035]在半导体装置100设置有栅极信号接收区域3。栅极信号接收区域3是用于从外部接收电信号的区域。绝缘栅型双极晶体管区域1与通过栅极信号接收区域3接收到的电信号对应地对通电状态和非通电状态进行切换。栅极信号接收区域3配置于绝缘栅型双极晶体管区域1附近。通过将栅极信号接收区域3配置于绝缘栅型双极晶体管区域1附近，从而能够对噪声混入至电信号进行抑制，防止绝缘栅型双极晶体管区域1的误动作。用于从外部接收电信号的配线连接于栅极信号接收区域3。配线例如可以使用导线、引线等。
[0036]在图1中，栅极信号接收区域3为矩形，以其3个边与绝缘栅型双极晶体管区域1及二极管区域2相邻的方式配置，但栅极信号接收区域3的配置并不限本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：半导体基板，其在第1主面和与所述第1主面相对的第2主面之间具有第1导电型的漂移层；二极管区域，其具有在所述半导体基板的所述第1主面侧的表层设置的第2导电型的阳极层及在所述半导体基板的所述第2主面侧的表层设置的第1导电型的阴极层；以及绝缘栅型双极晶体管区域，其在沿所述半导体基板的所述第1主面的第1方向上与所述二极管区域并列地配置，该绝缘栅型双极晶体管区域具有：第2导电型的基极层，其设置于所述半导体基板的所述第1主面侧的表层；第1导电型的发射极层，其选择性地设置于所述基极层的所述第1主面侧的表层，杂质浓度比所述漂移层高；栅极电极，其在所述第1方向上并列地配置有多个，隔着栅极绝缘膜而面向所述发射极层、所述基极层和所述漂移层；反掺杂层，其设置于所述基极层的表层，第2导电型的杂质浓度比所述基极层高且第1导电型的杂质浓度比所述漂移层高；以及第2导电型的集电极层，其设置于所述半导体基板的所述第2主面侧的表层。2.根据权利要求1所述的半导体装置，其中，所述反掺杂层以在彼此相邻的所述栅极电极间在所述第1方向上被所述基极层夹着的方式配置。3.根据权利要求1或2所述的半导体装置，其中，在所述基极层的表层还具有杂质浓度比所述基极层高的第2导电型的基极接触层，所述反掺杂层以在彼此相邻的所述栅极电极间在所述第1方向上被所述基极接触层夹着的方式配置。4.根据权利要求3所述的半导体装置，其中，所述反掺杂层的第2导电型的杂质与所述基极接触层的第2导电型的杂质相同。5.根据权利要求1至4中任一项所述的半导体装置，其中，所述反掺杂层的第1导电型的杂质与所述发射极层的第1导电型的杂质相同。6.根据权利要求1至...

【专利技术属性】
技术研发人员：中谷贵洋，新田哲也，西康一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：