一种氮化镓P沟道器件制造技术

本发明专利技术属于半导体技术领域，涉及一种氮化镓P沟道器件(P

【技术实现步骤摘要】
一种氮化镓P沟道器件


[0001]本专利技术涉及半导体器件
，涉及一种氮化镓P沟道器件。

技术介绍

[0002]氮化镓材料作为第三代宽禁带代半导体材料，具有宽禁带、高功率密度、化学性质稳定、耐高温、耐腐蚀、抗辐射，适合高频、大功率应用。AlGaN/GaN异质结界面处由于材料极化效应而引起的2DEG具有高浓度、高迁移率的特点，因此器件可以实现高开关频率和低导通损耗。近10年GaN HEMT技术高速发展并逐步成熟，目前的GaN HEMT已经应用到快充、数据中心、地电动汽车等重要领域。GaN HEMT相较于Si基功率器件具有更小的导通电阻、更小的寄生电容，更低的快关损耗。工作速度快、转换效率高、功率密度大是GaN HEMT功率器件的核心性能优势。为了进一步提高GaN HEMT在高频低功耗方面的发展，全GaN的集成技术称为GaN器件的发展趋势。
[0003]但是目前只有成熟的GaN N型器件，全GaN单片集成只能利用全N
‑
HEMT，电路复杂且功耗高。利用CMOS能够实现低的静态功耗，简化电路设计，提高IC性能。因此，目前GaN全集成需要解决的问题是：实现氮化镓P
‑
MOSFET。

技术实现思路

[0004]针对上述问题，本专利技术提出了一种氮化镓P沟道器件(P
‑
MOSFET)，如图1、图2所示。利用渐变Al组分AlGaN做势垒层，AlGaN势垒层的Al组分可以是渐变也可以是陡变。利用P
‑
GaN/AlGaN之间的极化效应，可以在其界面产生高密度的2DHG，实现氮化镓P
‑
MOSFET。同时，通过调节AlGaN各层的Al组分，可以调节氮化镓P
‑
MOSFET的器件电流能力、阈值电压。
[0005]本专利技术解决上述技术问题所采用的技术方案是：一种氮化镓P沟道器件，如图1、图2所示，从下至上依次包括层叠设置的衬底01、位于衬底01上方的缓冲层02、位于缓冲层02上方的AlGaN势垒层03、位于AlGaN势垒层03上方的P
‑
GaN沟道层04；所述P
‑
GaN沟道层04与AlGaN势垒层03构成异质结；在P
‑
GaN沟道层04上表面覆盖有钝化层05；还包括凹槽栅结构，凹槽栅结构的凹槽位于P
‑
GaN沟道层04中，在凹槽底部和侧壁覆盖有栅介质层06，且栅介质层06还沿钝化层05上表面向两侧延伸至覆盖钝化层05上表面，栅介质层06中淀积有栅极金属08，P
‑
GaN沟道层04、栅介质层06和栅极金属08构成MIS栅结构；在所述P
‑
GaN沟道层04上表面一端具有源极欧姆金属07，源极欧姆金属07的侧面与钝化层05和栅介质层06接触；在所述P
‑
GaN沟道层04的另一端具有漏极欧姆金属09，漏极欧姆金属09的侧面与钝化层05和栅介质层06接触；其特征在于，所述AlGaN势垒层03中的Al组分为渐变的，其渐变方式为从靠近缓冲层02的一端到靠近P
‑
GaN沟道层04一端逐渐增加。
[0006]进一步的，所述P
‑
GaN沟道层04的掺杂浓度1～5(x10
17
cm
‑3)，厚度为60
‑
120nm。
[0007]进一步的，所述渐变Al组分AlGaN势垒层03的Al组分的变化范围在0
‑
1之间。Al组分可以是渐变(如图1所示)，也可以是突变(如图2所示)。
[0008]进一步的，所述衬底材料01可以为Si、蓝宝石、SiC和GaN中一种。
[0009]进一步的，所述源电极07和所述漏电极09的材料可以是Ni/Au，Ti/Au，Pd/Au或者Ni/Au/Ni中任一种多层金属。
[0010]进一步的，所述栅电极08材料可以是于Ni/Au，Pt/Au或者Mo/Au中任一种多层金属。
[0011]进一步的，所述钝化层05可以是二氧化硅、氮化硅、氧化铝、氧化镁和二氧化铪等中的一种或多种组合，其厚度可以为1
‑
100nm。
[0012]进一步的，所述栅介质层06可以是二氧化硅、氮化硅、氧化铝和二氧化铪等中的一种或多种组合，其厚度可以为1
‑
100nm。
[0013]本专利技术利用渐变Al组分AlGaN势垒层与P
‑
GaN形成异质结，由于异质结之间的极化效应，在P
‑
GaN/AlGaN异质结界面形成二维空穴气积累，二维空穴气在栅、源、漏压的共同作用下形成沿源、漏方向的空穴电流，形成氮化镓P
‑
MOSFET。
[0014]本专利技术的有益效果：本专利技术首先是提供了一种实现氮化镓P
‑
MOSFET的方法；其次，利用渐变Al组分AlGaN势垒层的氮化镓P
‑
MOSFET的优势在于可以通过调节AlGaN势垒层不同位置处的Al组分，调节P
‑
GaN/AlGaN异质结界面的二维空穴气浓度、AlGaN/GaN异质结界面二维电子气的浓度、氮化镓P
‑
MOSFET的电流能力和阈值电压，如表1、图4和图5所示，为GaN CMOS的实现提供一种技术方案。
附图说明
[0015]图1所示为本专利技术实施例提供的一种氮化镓P沟道器件(AlGaN层Al组分渐变)
[0016]图2所示为本专利技术实施例提供的一种氮化镓P沟道器件(AlGaN层Al组分突变)
[0017]图3所示为本专利技术实施例提供的三种不同Al组分情况下的异质结能带图
[0018]图4所示为本专利技术实施例提供的三种不同Al组分情况下的转移特性曲线(线性)
[0019]图5所示为本专利技术实施例提供的三种不同Al组分情况下的转移特性曲线(对数)
[0020]图6所示为本专利技术实施例提供的输出特性曲线
具体实施方式
[0021]下面结合附图对本专利技术进行详细描述
[0022]本专利技术能够实现氮化镓P
‑
MOSFET，且能通过调节势垒层的Al组分调节器件的电流能力和阈值电压。如图4所示。
[0023]实施例
[0024]本例结构如图2所示，特点是利用渐变Al组分AlGaN势垒层，外延结构从下至上包括：衬底01、位于衬底01上方的缓冲层02、位于缓冲层02上方的渐变Al组分AlGaN势垒层03、位于渐变Al组分AlGaN势垒层03上方的P
‑
GaN沟道层04；所述P
‑
GaN沟道层04与渐变Al组分AlGaN势垒层03构成异质结；在P
‑
GaN沟道层04上表面覆盖有钝化层05；其特征在于，还包括凹槽栅结构，凹槽栅结构位于P
‑
GaN沟道层04内，P
‑
GaN凹槽上方覆盖有栅介质层06，在凹槽的栅介质上方淀积栅极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化镓P沟道器件，从下至上依次包括层叠设置的衬底(01)、位于衬底(01)上方的缓冲层(02)、位于缓冲层(02)上方的AlGaN势垒层(03)、位于AlGaN势垒层(03)上方的P
‑
GaN沟道层(04)；所述P
‑
GaN沟道层(04)与AlGaN势垒层(03)构成异质结；在P
‑
GaN沟道层(04)上表面覆盖有钝化层(05)；还包括凹槽栅结构，凹槽栅结构的凹槽位于P
‑
GaN沟道层(04)中，在凹槽底部和侧壁覆盖有栅介质层(06)，且栅介质层(06)还沿钝化层(05)上表面向两侧延伸至覆盖钝化层(05)上表面，栅介质层(06)中淀积有栅极金属(08)，P
‑
GaN沟道层(04)、栅介质层(06)和栅极金属(08)构成MIS栅结构；在所述P
‑
GaN沟道层(04)上表面一端具有源极欧姆金属(07)，源极欧姆金属(07)的侧面与钝化层(05)和栅介质层(06)接触；在所述P
‑
GaN沟道层(04)的另一端具有漏极欧姆金属(09)，漏极欧姆金属(09)的侧面与钝化层(05)和栅介质层(06)接触；其特征在于，所述AlGaN势垒层(03)中的Al组分为渐变的，其渐变方式为从靠近缓冲层(02)的一端到靠近P
‑
GaN沟道层(04)一端逐渐增加。2.根据权利要求1所述的一种氮化镓P沟道器件，其特征在于，基于P
‑
GaN沟道层和AlGaN势垒层之间的极化效应，在其异质结...

【专利技术属性】
技术研发人员：周琦，蔡永莲，陈匡黎，王守一，衡姿余，李竞研，张波，
申请(专利权)人：电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：