本发明专利技术提供一种横向高压功率器件的槽型终端结构，包括直线结终端结构和曲率结终端结构；包括漏极N+接触区、Nwell区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、源极P+接触区、源极N+接触区、介质槽、P型槽底注入区；通过刻槽来引入P型槽底杂质注入，由于电荷平衡，原来由N型漂移区内指向pwell区的电场线，终结到槽底部的P型槽底注入区，从来增大了终端结构指头区域的曲率结，缓解了因曲率半径小而导致的提前击穿情况，而且介质槽使得该连接处不再有电荷的运动，也能够避免电场线的集中造成的器件提前击穿，并且该结构可以将指头的面积变小，有利于减小芯片面积。有利于减小芯片面积。有利于减小芯片面积。
【技术实现步骤摘要】
一种横向高压功率器件的槽型终端结构
[0001]本专利技术属于半导体
，主要提出了一种横向高压功率器件的槽型终端结构。
技术介绍
[0002]功率半导体器件由于具有输入阻抗高、开关速度快、损耗低、安全工作区宽等特性，已被广泛应用于消费电子、网络通信，电子专用设备与汽车电子等多个方面。高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。常规的横向高压功率半导体器件，其通常为闭合的结构，包括圆形、跑道型和叉指状等结构。对于传统的闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率处发生集中，从而导致器件提前发生击穿，因此需要通过版图来对其进行优化。
[0003]因此，我们提出了一种新型的槽型终端结构，通过在槽刻蚀之后，在槽底部进行P型的杂质注入，后进行热扩散来形成最后的掺杂结构。该结构能够使得原来N型漂移区内指向pwell区的电场线，终结到槽底部的P型槽底注入区，从来增大了终端结构指头区域的曲率结，缓解了因曲率半径小而导致的提前击穿情况，而且介质槽阻断了该连接处电荷的运动，也能够避免电场线的集中造成的器件提前击穿，该结构也可以将指头的面积进一步变小，有利于芯片面积的减小。
技术实现思路
[0004]本专利技术针对传统器件结终端结构中曲率结太小导致器件提前击穿的问题，提出一种具有P型槽底注入的横向高压功率器件的槽型终端结构，终端结构源极区域的体内的曲率结增大，缓解了因曲率半径小而导致的提前击穿，同时不用占用额外的芯片面积。
[0005]为实现上述专利技术目的，本专利技术技术方案如下：
[0006]一种横向高压功率器件的槽型终端结构，包括直线结终端结构和曲率结终端结构；
[0007]所述直线结终端结构包括漏极N+接触区A1、Nwell区A2、N型漂移区A3、P型衬底A4、栅极多晶硅A5、栅氧化层A6、Pwell区A7、源极P+接触区A8、源极N+接触区A9、介质槽A10、P型槽底注入区A11；
[0008]其中，N型漂移区A3位于P型衬底A4上方，Nwell区A2位于N型漂移区A3的左侧，Pwell区A7位于N型漂移区A3的右侧；漏极N+接触区A1位于Nwell区A2内，源极P+接触区A8、源极N+接触区A9位于Pwell区A7内；栅氧化层A6在Pwell区A7上方，且左端与N型漂移区A3相接触，右端与源极N+接触区A9相接触，栅极多晶硅A5在栅氧化层A6的上方；介质槽A10在N型漂移区A3内靠近Pwell区A7一侧，同时贯穿N型漂移区A3至P型衬底A4；P型槽底注入区A11在介质槽A10正下方；
[0009]所述曲率结终端结构包括漏极N+接触区B21、Nwell区B22、N型漂移区B23、P型衬底B24、栅极多晶硅B25、栅氧化层B26、Pwell区B27、源极P+接触区B28、源极N+接触区B29、介质
槽B210、P型槽底注入区B211；
[0010]其中，N型漂移区B23位于P型衬底B24上方，Nwell区B22位于N型漂移区B23的左侧，Pwell区B27位于N型漂移区B23的右侧；漏极N+接触区B21位于Nwell区B22内，源极P+接触区B28、源极N+接触区B29位于Pwell区B27内；栅氧化层B26在Pwell区B27上方，且左端与N型漂移区B23相接触，右端与源极N+接触区B29相接触，栅极多晶硅B25在栅氧化层B26的上方；介质槽B210在N型漂移区B23内靠近Pwell区B27一侧，同时贯穿N型漂移区B23至P型衬底B24；P型槽底注入区B211在介质槽B210正下方；
[0011]曲率结终端结构中的漏极N+接触区B21、Nwell区B22、N型漂移区B23、栅极多晶硅B25、栅氧化层B26、源极N+接触区B29、介质槽B210分别与直线结终端结构中的漏极N+接触区A1、Nwell区A2、N型漂移区A3、栅极多晶硅A5、栅氧化层A6、源极N+接触区A9、介质槽A10相接；其中，漏极N+接触区B21包围环形N型漂移区B23，源极N+接触区B29包围源极P+接触区B28，其中，漏极N+接触区到源极N+接触区的水平方向为x方向，介质槽向下的方向为y方向，垂直于xy平面向内方向为z方向，介质槽在y方向深度为Dt。
[0012]作为优选方式，直线结终段中的漏极N+接触区A1、Nwell区A2、N型漂移区A3、P型衬底A4、栅极多晶硅A5、栅氧化层A6、Pwell区A7、源极P+接触区A8、源极N+接触区A9、介质槽A10、P型槽底注入区A11在XZ平面分别为直线；
[0013]曲率结终端中的漏极N+接触区B21、Nwell区B22、N型漂移区B23、P型衬底B24、栅极多晶硅B25、栅氧化层B26、Pwell区B27、源极P+接触区B28、源极N+接触区B29、介质槽B210、P型槽底注入区B211在XZ平面分别为环形。
[0014]作为优选方式，介质槽A10、介质槽B210在XZ平面为连续的槽结构；
[0015]或者介质槽A10、介质槽B210在XZ平面为分立的槽结构，且其形状为圆形，方形，六边形形状等。
[0016]作为优选方式，P型槽底注入区A11在推结后与N型漂移区A3相接；P型槽底注入区B211在推结后与N型漂移区B23相接。
[0017]作为优选方式，P型槽底注入区A11和P型槽底注入区B211在刻槽之后通过注入并推结而得到，介质槽A10和介质槽B210是在注入后通过氧化硅填充进一步形成介质槽结构。
[0018]作为优选方式，直线结终端结构为single RESURF的结构、double RESURF，triple RESURF结构其中的一种。
[0019]作为优选方式，介质槽A10在Z方向的深度Dt大于N型漂移区A3的结深；介质槽B210在Z方向的深度Dt大于N型漂移区B23的结深。
[0020]作为优选方式，所有介质槽为二氧化硅材料或者高K或者低K材料；且除了硅基器件，该槽型终端结构还应用于SiC、GaN半导体器件中。
[0021]作为优选方式，介质A10和介质槽B210在XZ平面构成圆环形，且将曲率结包围环绕。
[0022]本专利技术的有益效果为：通过刻槽来引入P型槽底杂质注入，由于电荷平衡，原来由N型漂移区内指向pwell区的电场线，终结到槽底部的P型槽底注入区，从而增大了终端结构指头区域的曲率结，缓解了因曲率半径小而导致的提前击穿情况，而且介质槽阻断了该连接处电荷的运动，也能够避免电场线的集中造成的器件提前击穿，并且该结构可以将指头的面积变小，有利于减小芯片面积。
附图说明
[0023]图1为传统的横向高压功率器件的结终端结构示意图，没有介质槽和P型槽底注入；
[0024]图2为实施例1的一种横向高压功率器件的槽型终端结构示意图；其中图2(a)为整体结构示意图，图2(b)为直线结终端结构的正视图，图2(c)为整体的俯视图；
[0025]图3为实施例2的一种横向高压功率器件的槽型终端结构示本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种横向高压功率器件的槽型终端结构，其特征在于：包括直线结终端结构和曲率结终端结构；所述直线结终端结构包括漏极N+接触区A(1)、Nwell区A(2)、N型漂移区A(3)、P型衬底A(4)、栅极多晶硅A(5)、栅氧化层A(6)、Pwell区A(7)、源极P+接触区A(8)、源极N+接触区A(9)、介质槽A(10)、P型槽底注入区A(11)；其中，N型漂移区A(3)位于P型衬底A(4)上方，Nwell区A(2)位于N型漂移区A(3)的左侧，Pwell区A(7)位于N型漂移区A(3)的右侧；漏极N+接触区A(1)位于Nwell区A(2)内，源极P+接触区A(8)、源极N+接触区A(9)位于Pwell区A(7)内；栅氧化层A(6)在Pwell区A(7)上方，且左端与N型漂移区A(3)相接触，右端与源极N+接触区A(9)相接触，栅极多晶硅A(5)在栅氧化层A(6)的上方；介质槽A(10)在N型漂移区A(3)内靠近Pwell区A(7)一侧，同时贯穿N型漂移区A(3)至P型衬底A(4)；P型槽底注入区A(11)在介质槽A(10)正下方；所述曲率结终端结构包括漏极N+接触区B(21)、Nwell区B(22)、N型漂移区B(23)、P型衬底B(24)、栅极多晶硅B(25)、栅氧化层B(26)、Pwell区B(27)、源极P+接触区B(28)、源极N+接触区B(29)、介质槽B(210)、P型槽底注入区B(211)；其中，N型漂移区B(23)位于P型衬底B(24)上方，Nwell区B(22)位于N型漂移区B(23)的左侧，Pwell区B(27)位于N型漂移区B(23)的右侧；漏极N+接触区B(21)位于Nwell区B(22)内，源极P+接触区B(28)、源极N+接触区B(29)位于Pwell区B(27)内；栅氧化层B(26)在Pwell区B(27)上方，且左端与N型漂移区B(23)相接触，右端与源极N+接触区B(29)相接触，栅极多晶硅B(25)在栅氧化层B(26)的上方；介质槽B(210)在N型漂移区B(23)内靠近Pwell区B(27)一侧，同时贯穿N型漂移区B(23)至P型衬底B(24)；P型槽底注入区B(211)在介质槽B(210)正下方；曲率结终端结构中的漏极N+接触区B(21)、Nwell区B(22)、N型漂移区B(23)、栅极多晶硅B(25)、栅氧化层B(26)、源极N+接触区B(29)、介质槽B(210)分别与直线结终端结构中的漏极N+接触区A(1)、Nwell区A(2)、N型漂移区A(3)、栅极多晶硅A(5)、栅氧化层A(6)、源极N+接触区A(9)、介质槽A(10)相接；其中，漏极N...
【专利技术属性】
技术研发人员：章文通，赵泉钰，刘雨婷，郭新凯，孙燕，乔明，李肇基，张波，
申请(专利权)人：电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。