半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术涉及半导体装置及半导体装置的制造方法。提供改善能量损耗的半导体装置。半导体装置包含半导体基板、第1导电型的第1半导体层、第2导电型的第2半导体层、二极管沟槽栅极及电极层。第1半导体层是作为半导体基板的上表面侧的表层而设置的。第2半导体层设置于第1半导体层的下方。二极管沟槽栅极的二极管沟槽绝缘膜是沿沟槽的内壁中的位于上部侧壁的下方的下部侧壁和底部形成的，该上部侧壁位于沟槽的上端侧。二极管沟槽栅极的二极管沟槽电极设置于沟槽内部。电极层将沟槽的上部侧壁覆盖。第1半导体层在沟槽的上部侧壁处与电极层接触。接触。接触。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法


[0001]本专利技术涉及半导体装置及半导体装置的制造方法。

技术介绍

[0002]反向导通IGBT(RC
‑
IGBT：Reverse Conducting Insulated Gate Bipolar Transistor)为在1个半导体基板内设置有IGBT区域和二极管区域的半导体装置。在二极管区域形成有续流二极管。该续流二极管具有在半导体基板形成的沟槽、在该沟槽内壁形成的二极管沟槽绝缘膜、隔着该二极管沟槽绝缘膜在沟槽内部设置的二极管沟槽电极。专利文献1所记载的RC
‑
IGBT中的二极管具有沟槽栅极(二极管沟槽电极)和与该沟槽栅极接触的栅极氧化膜(二极管沟槽绝缘膜)。阳极层的侧面和沟槽栅极被栅极氧化膜隔开，彼此没有接触。
[0003]专利文献1：日本特开2016
‑
96222号公报
[0004]在阳极层的侧面通过二极管沟槽绝缘膜与二极管沟槽电极隔开的情况下，通过IE(Injection Enhanced)效应，阳极层附近的载流子浓度变高，正向电压降降低。另一方面，恢复电流增加，能量损耗增大。

技术实现思路

[0005]本专利技术就是为了解决上述课题而提出的，提供改善能量损耗的半导体装置。
[0006]本专利技术涉及的半导体装置包含半导体基板、第1导电型的第1半导体层、第2导电型的第2半导体层、二极管沟槽栅极、电极层。第1导电型的第1半导体层是作为半导体基板的上表面侧的表层而设置的。第2导电型的第2半导体层设置于第1半导体层的下方。二极管沟槽栅极包含二极管沟槽绝缘膜和二极管沟槽电极。二极管沟槽绝缘膜形成于从半导体基板的上表面将第1半导体层贯穿而到达第2半导体层的沟槽的内壁。二极管沟槽电极设置于沟槽的内部。电极层将半导体基板的表层覆盖。二极管沟槽绝缘膜是沿沟槽的内壁中的位于上部侧壁的下方的下部侧壁和底部形成的，该上部侧壁位于沟槽的上端侧。电极层进一步将沟槽的上部侧壁覆盖。第1半导体层在沟槽的上部侧壁处与电极层接触。
[0007]专利技术的效果
[0008]根据本专利技术的半导体装置，会改善能量损耗。
[0009]本专利技术的目的、特征、方案及优点通过下面的详细说明和附图而变得更加清楚。
附图说明
[0010]图1是表示实施方式1中的半导体装置的结构的一个例子的俯视图。
[0011]图2是表示实施方式1中的半导体装置的结构的一个例子的俯视图。
[0012]图3是表示实施方式1中的半导体装置的IGBT区域的结构的局部放大俯视图。
[0013]图4是表示实施方式1中的半导体装置的IGBT区域的结构的剖视图。
[0014]图5是表示实施方式1中的半导体装置的IGBT区域的结构的剖视图。
[0015]图6是表示实施方式1中的半导体装置的二极管区域的结构的局部放大俯视图。
[0016]图7是表示实施方式1中的半导体装置的二极管区域的结构的剖视图。
[0017]图8是将图7所示的区域放大后的剖视图。
[0018]图9是表示实施方式1中的半导体装置的二极管区域的结构的剖视图。
[0019]图10是表示IGBT区域和二极管区域的边界部分的结构的剖视图。
[0020]图11是表示IGBT区域和末端区域的边界部分的结构的剖视图。
[0021]图12是表示二极管区域和末端区域的边界部分的结构的剖视图。
[0022]图13是表示准备半导体基板的工序的图。
[0023]图14是表示形成n型载流子积蓄层、p型基极层及p型阳极层的工序的图。
[0024]图15是表示形成n
+
型源极层、p
+
型接触层及p
+
型接触层的工序的图。
[0025]图16是表示形成沟槽的工序的图。
[0026]图17是表示形成氧化膜的工序的图。
[0027]图18是表示形成栅极沟槽电极、哑沟槽电极及二极管沟槽电极的工序的图。
[0028]图19是表示形成绝缘材料膜的工序的图。
[0029]图20是表示在IGBT区域形成接触孔的工序的图。
[0030]图21是表示在二极管区域形成接触孔的工序的图。
[0031]图22是表示形成阻挡金属及发射极电极的工序的图。
[0032]图23是表示将半导体基板薄化的工序的图。
[0033]图24是表示形成n型缓冲层及p型集电极层的工序的图。
[0034]图25是表示形成n
+
型阴极层的工序的图。
[0035]图26是表示形成集电极(collector)电极(electrode)的工序的图。
[0036]图27是表示二极管沟槽绝缘膜的上端的位置与二极管的正向电压降的关系的图。
[0037]图28是表示二极管沟槽绝缘膜的上端的位置与恢复电流的关系的图。
[0038]图29是表示二极管沟槽绝缘膜的上端的位置与恢复损耗的关系的图。
[0039]图30是表示使沟槽的上部侧壁露出的工序的图。
[0040]图31是表示形成绝缘材料膜的工序的图。
[0041]图32是表示形成接触孔的工序的图。
[0042]图33是表示形成阻挡金属及发射极电极的工序的图。
[0043]图34是表示形成绝缘材料膜的工序的图。
[0044]图35是表示形成接触孔的工序的图。
[0045]图36是表示形成阻挡金属及发射极电极的工序的图。
[0046]图37是表示实施方式2中的二极管区域的结构的局部放大俯视图。
[0047]图38是表示实施方式2中的二极管区域的结构的剖视图。
[0048]图39是表示实施方式3中的二极管区域的结构的剖视图。
[0049]图40是表示实施方式4中的二极管区域的结构的剖视图。
具体实施方式
[0050]<实施方式1>
[0051]在下面的说明中，n及p表示半导体的导电型。n
‑
表示杂质浓度比n低的浓度。n
+
表示
杂质浓度比n高的浓度。同样地，p
‑
表示杂质浓度比p低的浓度。p
+
表示杂质浓度比p高的浓度。下面所示的各层的p型及n型也可以彼此调换。
[0052](1)半导体装置的整体平面构造
[0053]图1是表示实施方式1中的半导体装置100的结构的一个例子的俯视图。半导体装置100在1个半导体基板内具有IGBT(Insulated Gate Bipolar Transistor)区域10和二极管区域20。二极管区域20与IGBT区域10相邻。在IGBT区域10形成多个IGBT的单元构造(IGBT单元)，在二极管区域20形成多个续流二极管的单元构造(二极管单元)。单元构造为与元件的最小单位对应的构造。包含IGBT区域10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：半导体基板；第1导电型的第1半导体层，其是作为所述半导体基板的上表面侧的表层而设置的；第2导电型的第2半导体层，其设置于所述第1半导体层的下方；二极管沟槽栅极，其包含二极管沟槽绝缘膜和二极管沟槽电极，该二极管沟槽绝缘膜形成于从所述半导体基板的上表面将所述第1半导体层贯穿而到达所述第2半导体层的沟槽的内壁，该二极管沟槽电极设置于所述沟槽的内部；以及电极层，其将所述半导体基板的所述表层覆盖，所述二极管沟槽绝缘膜是沿所述沟槽的所述内壁中的位于上部侧壁的下方的下部侧壁和底部形成的，该上部侧壁位于所述沟槽的上端侧，所述电极层进一步将所述沟槽的所述上部侧壁覆盖，所述第1半导体层在所述沟槽的所述上部侧壁处与所述电极层接触。2.根据权利要求1所述的半导体装置，其中，与所述沟槽的所述上部侧壁的下端对应的所述二极管沟槽绝缘膜的上端位于所述第2半导体层的上方。3.根据权利要求2所述的半导体装置，其中，从所述半导体基板的所述上表面至所述二极管沟槽绝缘膜的所述上端为止的深度大于或等于0.5μm。4.根据权利要求2或3所述的半导体装置，其中，还具有第1导电型的接触层，该第1导电型的接触层被作为所述半导体基板的所述上表面侧的所述表层而设置于所述第1半导体层的表面侧，所述二极管沟槽栅极的所述沟槽将所述接触层贯穿，所述二极管沟槽绝缘膜的所述上端位于所述接触层的下方。5.根据权利要求1至3中任一项所述的半导体装置，其中，还具有第1导电型的接触层，该第1导电型的接触层被作为所述半导体基板的所述上表面侧的所述表层而选择性地设置于所述第1半导体层的表面侧，设置有所述接触层的多个接触区域在俯视观察时被所述第1半导体层包围，所述二极管沟槽栅极在俯视观察时，以所述沟槽的所述上部侧壁将位于所述多个接触区域的周围的所述第1半导体层贯穿的方式，配置于所述多个接触区域之间。6.根据权利要求1至5中任一项所述的半导体装置，其中，所述沟槽的所述上部侧壁具有朝向所述沟槽的外侧而扩展开的倾斜度。7.根据权利要求1至6中任一项所述的半导体装置，其中，所述电极层由铝合金形成。8.根据权利要求1至7中任一项所述的半导体装置，其还具有：二极管区域，其设置于所述半导体基板内，形成有二极管；以及晶体管区域...

【专利技术属性】
技术研发人员：吉田拓弥，铃木健司，原口友树，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：