精细延迟单元和具有精细延迟单元的延迟电路制造技术

本公开涉及精细延迟单元和具有精细延迟单元的延迟电路。延迟单元包括：串联耦接在输入端子和输出端子之间的第一和第二延迟元件；以及开关，开关具有耦接到第一和第二延迟元件的公共节点的一个端子和浮置的另一个端子，并根据延迟控制信号来导通。根据延迟控制信号来导通。根据延迟控制信号来导通。

【技术实现步骤摘要】
精细延迟单元和具有精细延迟单元的延迟电路
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月27日提交的韩国专利申请号10
‑
2020
‑
0162744的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及半导体设计技术，且具体涉及包括多个精细延迟单元的延迟电路。

技术介绍

[0004]延迟电路通常设置在集成电路中，并且将输入信号延迟目标延迟量，以将延迟的信号输出作为输出信号。该延迟电路用于集成电路的定时控制和输出信号的偏斜控制(skew control)。该延迟电路通常使用多个相互串联连接的延迟单元来实现。延迟电路可以从多个延迟单元中选择少量的延迟单元，并使用所选择的延迟单元将输入信号延迟目标延迟量。延迟电路可以通过增加所选择的延迟单元的数量来增加输入信号的延迟量。
[0005]另一方面，集成电路的日益增大的速度进一步增加了对具有飞秒(fs)级分辨率的微延迟单元的需要。

技术实现思路

[0006]各种实施例指向延迟电路，该延迟电路包括多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种延迟单元，包括：第一延迟元件和第二延迟元件，所述第一延迟元件和所述第二延迟元件串联耦接在输入端子和输出端子之间，开关，所述开关具有耦接到所述第一延迟元件与所述第二延迟元件的公共节点的一个端子和浮置的另一个端子，并且根据延迟控制信号来导通。2.根据权利要求1所述的延迟单元，其中，所述开关包括：金属氧化物半导体MOS晶体管，其电容根据所述延迟控制信号而基于导通/关断状态来变化。3.根据权利要求2所述的延迟单元，其中，所述MOS晶体管在所述延迟控制信号被禁止时提供第一电容，而在所述延迟控制信号被使能时提供大于所述第一电容的第二电容。4.根据权利要求3所述的延迟单元，其中，所述第一电容包括：所述MOS晶体管的漏极的结电容，以及所述MOS晶体管的漏极与栅极的交叠电容。5.根据权利要求3所述的延迟单元，所述第二电容包括：所述MOS晶体管的漏极的结电容，所述MOS晶体管的漏极与栅极的交叠电容，所述MOS晶体管的源极的结电容，所述MOS晶体管的源极与栅极的交叠电容，以及所述MOS晶体管的栅极到沟道的电容。6.根据权利要求1所述的延迟单元，其中，所述第一延迟元件和第二延迟元件均包括：P型金属氧化物半导体PMOS晶体管和N型金属氧化物半导体NMOS晶体管，串联耦接在电源电压端子和接地电压端子之间，并且具有共同耦接到所述输入端子或所述公共节点的栅极和共同耦接到所述公共节点或所述输出端子的漏极。7.一种延迟电路，包括：延迟控制电路，适用于响应外部控制码而产生多个延迟控制信号；多个延迟元件，串联耦接在输入端子和输出端子之间；以及多个开关，每个开关具有耦接到多个延迟元件之中的两个相邻延迟元件的相应公共节点的一个端子和浮置的另一个...

【专利技术属性】
技术研发人员：李承龙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：