形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统制造方法及图纸

本申请涉及用于形成微电子装置的方法，以及相关的微电子装置、存储器装置和电子系统。微电子装置包括柱结构(包括半导体材料)、与所述柱结构的上部物理接触的接触结构，以及在所述接触结构上方并与所述接触结构物理接触的导电结构。所述导电结构的每一个包括具有第一水平宽度的下部、垂直覆盖所述下部并具有大于所述第一水平宽度的第二水平宽度的上部，以及垂直插入所述下部与所述上部之间并具有弧形水平边界的附加部，所述弧形水平边界界定从接近所述下部的所述第一水平宽度变化到接近所述上部的相对较大水平宽度的附加水平宽度。还描述了存储器装置、电子系统和形成微电子装置的方法。的方法。的方法。

【技术实现步骤摘要】
形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
[0001]优先权声明
[0002]本申请要求在2020年11月19日提交的名称为“形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统(METHODS OF FORMING MICROELECTRONIC DEVICES,AND RELATED MICROELECTRONIC DEVICES,MEMORY DEVICES AND ELECTRONIC SYSTEMS)”第16/952,939号美国专利申请的提交日的权益。


[0003]在各种实施例中，本公开总体上涉及微电子装置设计和制造领域。更具体地，本公开涉及形成微电子装置的方法，并且涉及相关的微电子装置、存储器装置和电子系统。

技术介绍

[0004]微电子装置设计者通常希望通过减小各个特征的尺寸并通过减小相邻特征之间的分隔距离来增加微电子装置内的特征的集成水平或密度。此外，微电子装置设计者经常寻求设计不仅紧凑而且提供性能优势以及简化设计的架构。
[0005]微电子装置的一个示例是存储器装置。存储器装置一般被提供作为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，其包含但不限于非易失性存储器装置(例如，NAND闪存装置)。增加非易失性存储器装置中的存储器密度的一种方式是使用垂直存储器阵列(也称为“三维(3D)存储器阵列”)架构。传统垂直存储器阵列包含存储器单元串，其垂直延伸穿过包含导电结构层和绝缘结构层的一或多个层面(例如，堆叠结构)中的开口。各存储器单元串可包含与其耦合的至少一个选择装置。与具有传统晶体管平面(例如，二维)布置的结构相比，这样的配置允许通过在晶粒上向上(例如，垂直地)构建阵列来将更多数量的开关装置(例如，晶体管)定位在单位晶粒面积(即，消耗的有源表面的长度和宽度)中。
[0006]减小存储器装置特征的尺寸和间距对用于形成存储器装置特征的方法提出了不断增加的需求。例如，随着特征间距减小以适应增加的特征密度，3D NAND闪存装置制造商面临减小垂直存储器阵列面积的巨大挑战。减小将数字线结构耦合到存储器单元串的紧密布置的导电结构(例如，导电插塞结构、导电接触结构)之间的间距可(例如)导致不良的电耦合(例如，电容耦合)效应，该效应可导致高速存储器应用的编程时间(tPROG)裕度损失。

技术实现思路

[0007]在一些实施例中，一种微电子装置包括柱结构(包括半导体材料)、与所述柱结构的上部物理接触的接触结构，以及在所述接触结构上方并与之物理接触的导电结构。所述导电结构的每一个包括具有第一水平宽度的下部、垂直覆盖所述下部并具有大于所述第一水平宽度的第二水平宽度的上部，以及垂直插入所述下部与所述上部之间并具有弧形水平边界的附加部，所述弧形水平边界界定从接近所述下部的所述第一水平宽度变化到接近所
述上部的相对较大水平宽度的附加水平宽度。
[0008]在附加的实施例中，一种形成微电子装置的方法包括形成与柱结构的上部物理接触的接触结构，所述柱结构包括半导体材料。在所述接触结构上方形成介电材料。所述介电材料包括在所述接触结构上方的第一介电材料、在所述第一介电材料上方的第二介电材料，以及在所述第二介电材料上方的第三介电材料。将所述介电材料图案化以形成延伸到所述接触结构的孔。所述孔的每一个包括在所述第一介电材料的垂直边界内的第一宽度、在所述第三介电材料的垂直边界内的大于所述第一宽度的第二宽度，以及在所述第二介电材料的垂直边界内的多个宽度。所述多个宽度从接近所述第一介电材料的所述第一宽度增加到接近所述第三介电材料的相对较大宽度。在所述孔内形成导电结构。所述导电结构基本充满所述孔并与所述接触结构物理接触。
[0009]在另外的实施例中，一种存储器装置包括堆叠结构、至少一个源极结构、单元柱结构、单元接触结构、导电插塞结构和数字线结构。所述堆叠结构包括绝缘结构和导电结构的垂直交替的序列。所述至少一个源极结构位于该堆叠结构下方。所述单元柱结构垂直延伸穿过所述堆叠结构并且耦合到所述至少一个源极结构。所述单元接触结构耦合到单元柱结构。所述导电插塞结构覆盖并耦合到所述单元接触结构。所述导电插塞结构的每一个包括具有基本垂直于所述单元接触结构的上表面延伸的第一水平边界的第一部分、覆盖所述第一部分并具有呈现圆角凹形的第二水平边界的第二部分，以及覆盖所述第二部分并具有基本垂直于所述单元接触结构的所述上表面延伸的第三水平边界的第三部分。所述数字线结构覆盖并耦合到所述导电插塞结构。
[0010]在还另外的实施例中，一种电子系统包括输入装置、输出装置、可操作地耦合到所述输入装置和所述输出装置的处理器装置，以及可操作地耦合到所述处理器装置的存储器装置。所述存储器装置包括至少一个微电子装置结构，所述结构包括耦合到存取线结构和至少一个源极结构的垂直延伸的存储器单元串、覆盖并耦合到所述垂直延伸的存储器单元串的导电结构，以及覆盖并耦合到所述导电结构的数字线结构。所述导电结构的每一个包括具有第一宽度的下部、具有大于所述第一宽度的第二宽度的上部，以及在所述下部与所述上部之间并具有水平边界的中间部，所述水平边界呈现界定从接近所述下部的所述第一宽度变化到接近所述上部的相对较大宽度的附加宽度的凹弧形。
附图说明
[0011]图1A至1I是示出根据本公开实施例的一种形成微电子装置的方法的局部横截面图。
[0012]图2是根据本公开实施例的一种微电子装置的简化局部剖面透视图。
[0013]图3是示出根据本公开实施例的一种电子系统的示意性框图。
具体实施方式
[0014]以下描述提供了具体细节，如材料成分、形状和大小，以便提供对本公开实施例的全面描述。然而，本领域普通技术人员将理解，可以在不采用这些具体细节的情况下实施本公开实施例。事实上，本公开实施例可以结合工业中采用的传统微电子装置制造技术来实施。此外，下面提供的描述不能形成用于生产微电子装置(例如，存储器装置)的完整工艺流
程。下面描述的结构不能形成完整的微电子装置。下面仅详细描述理解本公开实施例所必需的那些过程动作和结构。由结构形成完整微电子装置的附加动作可以通过传统制造技术来执行。
[0015]本文展示的附图仅用于说明目的，并不意味着是任何特定材料、部件、结构、装置或系统的实际视图。作为例如生产技术和/或公差的结果，图中描绘的形状的变化是预期的。因此，本文描述的实施例不应被解释为限于所示的特定形状或区域，而是包含例如由生产导致的形状偏差。例如，示出或描述为箱形的区域可以具有粗糙和/或非线性特征，示出或描述为圆形的区域可以包含一些粗糙和/或线性特征。此外，示出的锐角可以是圆形的，反之亦然。因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不限制本权利要求的范围。附图并不一定按比例绘制。附加地，附图之间共有的元件可以保留相同的数字标记。
[0016]如本文所使用的，术语“衬底”意指并包含在其上形成附加材料基础材料或构造。衬底可以是半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微电子装置，所述微电子装置包括：柱结构，其包括半导体材料；接触结构，其与所述柱结构的上部物理接触；以及导电结构，其在所述接触结构上方并且与之物理接触，所述导电结构的每一个包括：下部，其具有第一水平宽度；上部，其垂直覆盖所述下部并具有大于所述第一水平宽度的第二水平宽度；以及附加部，其垂直插入所述下部与所述上部之间并具有弧形水平边界，所述弧形水平边界界定从接近所述下部的所述第一水平宽度变化到接近所述上部的相对较大水平宽度的附加水平宽度。2.根据权利要求1所述的微电子装置，还包括：第一介电材料，其沿着所述导电结构的每一个的所述下部的整个垂直高度基本水平地包围所述下部；第二介电材料，其覆盖所述第一介电材料并沿着所述导电结构的每一个的所述附加部的整个垂直高度基本水平地包围所述附加部；以及第三介电材料，其覆盖所述第二介电材料并沿着所述导电结构的每一个的所述上部的整个垂直高度基本水平地包围所述上部。3.根据权利要求2所述的微电子装置，其中：所述第一介电材料和所述第三介电材料各自包括介电氧化物材料；并且所述第二介电材料包括介电氮化物材料。4.根据权利要求2所述的微电子装置，其中：所述导电结构的每一个的所述附加部的所述弧形水平边界呈现圆角凹形；并且所述第二介电材料具有与所述导电结构的每一个的所述附加部的所述弧形水平边界相对的弧形边缘，所述第二介电材料的所述弧形边缘呈现圆角凸形。5.根据权利要求1至4中任一权利要求所述的微电子装置，其中所述导电结构的水平中心基本对准与其物理接触的所述接触结构的水平中心。6.根据权利要求1至4中任一权利要求所述的微电子装置，其中所述导电结构的至少一个的所述下部基本被限制在与其物理接触的所述接触结构的至少一个的水平边界内。7.根据权利要求6所述的微电子装置，其中所述导电结构的至少一个的所述上部水平延伸超过所述接触结构的所述至少一个的所述水平边界。8.根据权利要求1至4中任一权利要求所述的微电子装置，还包括在所述导电结构上方并与之物理接触的附加接触结构。9.根据权利要求8所述的微电子装置，其中所述附加接触结构的水平中心偏离与其物理接触的所述导电结构的水平中心。10.根据权利要求8所述的微电子装置，其中所述附加接触结构的至少一个基本被限制在与其物理接触的所述导电结构的至少一个的所述上部的水平边界内。11.一种形成微电子装置的方法，所述方法包括：形成与包括半导体材料的柱结构的上部物理接触的接触结构；在所述接触结构上方形成介电材料，所述介电材料包括：第一介电材料，其在所述接触结构上方；
第二介电材料，其在所述第一介电材料上方；以及第三介电材料，其在所述第二介电材料上方；图案化所述介电材料以形成延伸到所述接触结构的孔，所述孔的每一个包括：第一宽度，其在所述第一介电材料的垂直边界内；第二宽度，其在所述第三介电材料的垂直边界内大于所述第一宽度；以及多个宽度，其在所述第二介电材料的垂直边界内，所述多个宽度从接近所述第一介电材料的所述第一宽度增加到接近所述第三介电材料的相对较大宽度；以及在所述孔内形成导电结构，所述导电结构基本充满所述孔并物理接触所述接触结构。12.根据权利要求11所述的方法，还包括形成与所述导电结构物理接触的附加接触结构，所述附加接触结构的宽度小于所述第二宽度并且其水平中心偏离与其物理接触的所述导电结构的水平中心。13.根据权利要求11所述的方法，其中图案化所述介电材料包括：在所述第三介电材料上方形成硬掩模材料；图案化所述硬掩模材料以形成垂直延伸穿过其中的开口，所述开口的水平中心与所述接触结构的水平中心基本对准并且所述开口分别呈现所述第一宽度；在图案化所述硬掩模材料之后去除所述第三介电材料的部分以从所述开口形成附加开口，所述附加开口在所述硬掩模材料的垂直边界内呈现所述第一宽度并且在所述第三介电材料的垂直边界内呈现所述第二宽度；以及在去除所述第三介电材料的部分之后去除所述第二介电材料的部分和所述第一介电材料的部分以形成所述孔。14.根据权利要求13所述的方法，其中去除所述第三介电材料的部分包括：去除所述第三介电材料的第一部分以形成垂直延伸穿过所述硬掩模材料和所述第三介电材料的初始附加开口，所述初始附加开口在所述硬掩模材料的垂直边界内和...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：