一种高线性度的自带前馈网络的逐次渐进量化器制造技术

本发明专利技术提出了一种高线性度的自带前馈网络的逐次渐进量化器，将前馈、求和、量化整合为一个模块，应用于全前馈架构的delta

【技术实现步骤摘要】
一种高线性度的自带前馈网络的逐次渐进量化器


[0001]本专利技术属于数据转换
，具体涉及一种应用于Delta
‑
Sigma调制器的高线性度的自带前馈网络的逐次渐进量化器。

技术介绍

[0002]自然界中的各种信号都是模拟信号，随着电子信息技术的发展，用数字电路处理信号已经成为了主流，所以很多时候信息需要利用模数转换器从模拟域转换到数字域。在信息爆炸的时代，人们对信号处理的要求越来越高，随着便携化电子设备的出现，高精度低功耗成为了信号转换器的主要发展方向。Delta
‑
Sigma ADC被广泛应用于高品质音频，精密仪器仪表设备，传感器接口，便携式可穿戴设备等领域，Delta
‑
Sigma调制器作为Delta
‑
Sigma ADC的模拟部分，决定着ADC所Delta
‑
Sigma能达到的精度。
[0003]Delta
‑
Sigma调制器利用过采样和噪声整形技术，减小信号带内的量化噪声分量，提高ADC的转换精度。当前Delta
‑
Sigma调制器的结构主要有单环结构和MASH结构，常用的单环调制器结构有FB(反馈)和FF(前馈)，相比反馈结构，前馈结构更简单，且由于前馈结构每级积分器的输出都有一部分信号直接输入到量化器，有效降低调制器中积分器的输出摆幅，从而降低每级积分器中跨导放大器(OTA)的输出摆幅、增益带宽积、压摆率等指标的要求，降低功耗。
[0004]Delta/>‑
Sigma调制器中量化器可分为单Bit量化器和多Bit量化器。增加量化器的比特数，可以减小最小量化步长，从而降低了量化噪声，每增加1Bit，性能通常可以提升6dB。
[0005]目前Delta
‑
Sigma调制器中最常用的多Bit量化器主要是Flash ADC和SAR(逐次渐进型)ADC。SAR ADC以其电路结构简单、低功耗的优点更受青睐。

技术实现思路

[0006]本专利技术实施例的目的在于提供一种高线性度的自带前馈网络的逐次渐进量化器，将前馈、求和、量化整合为一个模块，以应用于全前馈架构的Delta
‑
Sigma调制器，实现对Delta
‑
Sigma调制器输入信号和积分器前馈信号的求和及量化。
[0007]本专利技术提出一种高线性度的自带前馈网络的逐次渐进量化器，主要包括Bootstrap开关电容阵列，Chopper电路，比较器，内置时序模块，逻辑模块。
[0008]本专利技术中，利用Bootstrap开关对Delta
‑
Sigma调制器输入信号和积分器前馈信号进行采样。因为CMOS开关受限于各种非线性误差(随导通电压变化的导通电阻、时钟馈通效应、沟道注入效应)，实际设计中很难达到较高的线性度。而Bootstrap(自举型)开关可以实现极高的线性度，但时钟馈通效应与沟道注入效应仍然会限制其可达到的线性度。本专利技术采用下极板采样方式，并设计内部时序模块产生内部非交叠时钟，以消除时钟馈通效应与沟道注入效应产生的非线性误差。总体能够明显提升线性度。
[0009]本专利技术利用电容比例实现前馈系数的求和，求和衰减系数和SAR参考衰减系数一
致，无源完成求和功能，不需要模拟加法器。求和结果输入到Chopper电路，利用Chopper技术来减小Delta
‑
Sigma调制器输入信号的flicker noise和比较器的offset，从而提高Delta
‑
Sigma调制器的低频性能。Chopper的输出与比较器的输入相连。
[0010]本专利技术采用异步逻辑，产生内部比较时钟，当比较时钟为高电平，比较器对输入信号进行比较并输出相应的逻辑电平，该电平经过锁存器锁存产生输出码字。当多位比较完成后量化器停止工作，等待下一个外部时钟周期又继续工作。
附图说明
[0011]图1是本专利技术高线性度的自带前馈网络的逐次渐进量化器的结构框图。
[0012]图2是本专利技术Bootstrap开关电容阵列+SAR ADC单端原理示意图。
[0013]图3是本专利技术中用到的Chopper电路。
[0014]图4是本专利技术高线性度的自带前馈网络的逐次渐进量化器的工作时序图。
[0015]图5是本专利技术量化过程的原理图。
具体实施方式
[0016]下面结合附图，详细说明本专利技术的技术方案和实施细节。
[0017]所专利技术的高线性度的自带前馈网络的逐次渐进量化器的整体结构示意图如附图1所示。整体电路主要包括Bootstrap开关电容阵列，Chopper电路，比较器，内置时序模块，逻辑模块。
[0018]本专利技术中Bootstrap开关电容阵列+SAR DAC单端原理示意图如附图2所示(以4路输入,包括Delta
‑
Sigma调制器的输入和三级积分器的输出，4BitSAR为例)。采样开关使用Bootstrap开关，以提高线性度，其余开关为传输门开关。其输入为Delta
‑
Sigma调制器的输入和每级积分器的输出，输出信号为各输入信号的加权和。由于Delta
‑
Sigma调制器相邻两级积分器的工作时钟相位相反，因此对相邻两级积分器的输出信号进行采样的时间也不同(外部时钟)。同时考虑到开关的时钟馈通效应和沟道注入效应，下极板采样需要用到非交叠时钟，因此本专利技术中设计了额外的内部非交叠时钟。其时序为首先SAR DAC下极板接vcm，clk1d为高电平，Vin和Vo2对应的采样开关和求和节点的开关导通，其余开关均关断；之后clk2d_sample为高电平，clk1d为低电平，Vo1和Vo3对应的采样开关和求和节点的开关导通，其余开关均关断，完成不同相位信号的采样；之后，与求和节点连接的开关先断开，clk2d_sample随后变为低电平，clk2d_switch变为高电平，通过电容比例完成4路输入信号加权求和。后面根据比较器比较结果通过SAR Logic产生控制SAR DAC开关的逻辑信号，使SAR DAC下极板接到vrefp或vrefn。
[0019]本专利技术利用Chopper技术减小Delta
‑
Sigma调制器输入信号的flicker noise和比较器的offset，从而提高Delta
‑
Sigma调制器的低频性能。Chopper结构如附图3所示。
[0020]本专利技术采用异步逻辑，产生内部比较时钟，当比较时钟为高电平时，比较器对差分求和信号进行比较并输出相应的逻辑电平，经过多次比较完成量化，比较器输出的逻辑电平经过锁存器锁存即为输出码字。针对图2所示的4路输入信号，本专利技术高线性度的自带前馈网络的逐次渐进量化器的整体工作时序图如附图4所示。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.本发明提出一种高线性度的自带前馈网络的逐次渐进量化器，以应用于全前馈架构的Delta
‑
Sigma调制器，将前馈、求和、量化整合为一个模块，实现对Delta
‑
Sigma调制器输入信号和积分器前馈信号的加权求和及量化。2.根据权利...

【专利技术属性】
技术研发人员：周雄，张希婷，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：