提高-Σ模数转换器中过量环路延迟补偿的效率制造技术

提供用于提高Δ

【技术实现步骤摘要】
【国外来华专利技术】提高
Δ
‑
Σ
模数转换器中过量环路延迟补偿的效率
[0001]相关申请的交叉引用
[0002]本申请涉及并根据35U.S.C.
§
119(e)要求于2019年9月24日提交、名称为“提高Δ
‑
Σ模数转换器中过量环路延迟补偿的效率”的美国临时专利申请No.62/905348的权益，其全文以引用方式并入本文。


[0003]本专利技术涉及模数转换器，并且更具体地涉及ΣΔ模数转换器。

技术介绍

[0004]模数转换器通过对模拟信号进行采样并对采样的模拟信号进行量化以生成数字信号，将模拟信号转换到数字域。Δ
‑
ΣADC(也称为Σ
‑
Δ ADC)使用高频Δ
‑
Σ调制用于将模拟输入信号编码为数字输出信号。过采样用于改善噪声过滤。Δ
‑
ΣADC通常包括数字滤波器，以随后降低采样率并滤除噪声。由于Δ
‑
ΣADC使用过采样来降低噪声。通常，Δ
‑
ΣADC具有高分辨率。
[0005]由于Δ
‑
ΣADC中的电路模块会引入时间延迟，例如在量化期间，会引入过量环路延迟。过量环路延迟可以对Δ
‑
ΣADC性能产生不利影响。
[0006]该概述旨在提供本专利申请的主题的概述。它不旨在提供对本专利技术的排他性或详尽的解释。通过将这些系统与本申请的其余部分中参照附图阐述的本专利技术的一些方面进行比较，常规和传统方法的进一步限制和缺点对于本领域技术人员将变得显而易见。

技术实现思路

[0007]提供用于提高Δ
‑
Σ模数转换器(也称为Σ
‑
ΔADC)中过量环路延迟补偿的效率的系统和方法。在一些例子中，提供用于减小用于连续时间Δ
‑
ΣADC的量化器中的嵌入的过量环路延迟补偿数模转换器(DAC)中的总电容的系统和方法。在其他例子中，过量环路延迟补偿DAC可以是电流域DAC、电荷域DAC或电压域DAC。另外，提供用于数字控制过量环路延迟DAC的增益的方法。而且，提供校准主逐次逼近寄存器DAC和过量环路延迟DAC之间的增益失配的方法。本文提供的系统和方法提高连续时间Δ
‑
ΣADC的性能。连续时间Δ
‑
ΣADC是高精度和高能效ADC，通常用于音频播放设备和医疗设备。
[0008]根据一方面，一种操作Δ
‑
Σ模数转换器的方法包括：对第一组电容器的第一输入模拟信号和对第二组电容器的第一过量环路延迟(ELD)信号进行采样；在所述第二组电容器上放置第二过量环路延迟(ELD)信号以产生受控增益ELD信号；从采样的第一输入模拟信号中减去所述受控增益ELD信号，以生成Δ信号；基于SAR控制信号生成参考电平；将所述Δ信号与所述参考电平进行比较，以产生更新的SAR控制信号；和基于更新的SAR控制信号生成SAR输出代码。
[0009]根据另一方面，Δ
‑
Σ模数转换器包括：连接到输入的采样开关；耦合到所述采样开关的第一DAC，具有配置为存储逐次逼近寄存器(SAR)电容的第一组电容器；耦合到所述
第一组电容器的第二组电容器，被配置为存储过量环路延迟(ELD)电容；量化器，被配置为接收来自第一组和第二组电容器的输出；和至少一条反馈线，将量化器输出与第一组和第二组电容器连接，其中至少一条反馈线包括到第二组电容器的ELD反馈线。
[0010]根据另一方面，Δ
‑
Σ模数转换器包括：连接到输入的采样开关；耦合到所述采样开关的第一DAC，具有配置为存储第一输入信号的第一组电容器(SAR)电容；耦合到所述第一组电容器的第二组电容器，被配置为存储过量环路延迟(ELD)信号；耦合到所述采样开关的第三电容器；其中所述采样开关在采样阶段闭合，从而将输入连接到第一DAC，并且其中在所述采样阶段输入被采样到至少一个：所述第一组电容器的至少一部分；和第三电容器。在一些实施方式中，所述第一组电容器、所述第二组电容器和所述第三电容器中的至少一个被配置为在来自整个电容器组的每个时钟循环处被校准和构造。
[0011]附图显示了例子性模数电路和配置。这些电路的变化，例如，改变电路的位置、添加或去除电路中的某些元件，不超出本专利技术的范围。图示的转换器、配置和补充设备旨在补充详细描述中的支持。
附图说明
[0012]当与附图一起阅读时，从以下详细描述中可以最好地理解本公开。需要强调的是，根据行业的标准惯例，各种特征不一定按比例绘制，仅用于说明目的。在显式或隐式显示比例的情况下，它仅提供一个说明性示例。在其他实施例中，为了讨论的清楚，可以任意增加或减少各种特征的尺寸。
[0013]为了更全面地理解本专利技术的本质和优点，请参考以下优选实施例的详细描述并结合附图，其中：
[0014]图1描绘了模数转换器架构；
[0015]图2是示出根据本公开的各种实施例的Δ
‑
Σ模数转换器的图；
[0016]图3是示出根据本公开的各种实施例的用于操作Δ
‑
ΣADC的方法的流程图；
[0017]图4A
‑
4C示出了根据本公开的各种实施例的Δ
‑
Σ模数转换器的时序图；
[0018]图5A
‑
5C是示出根据本公开的各种实施例的在不同操作阶段期间的电容器和具有建议的电容器控制信号的表格的图；
[0019]图6是显示根据本公开的各种实施例的用于增益校准的两组电容器的图；
[0020]图7是示出根据本公开的各种实施例的用于增益校准的电容器交换的图；
[0021]图8是示出根据本公开的各种实施例的用于增益校准和微调增益的电容器的图；
[0022]图9是示出根据本公开的各种实施例的校准之前和之后的增益失配的曲线图；
[0023]图10是示出根据本公开的各个实施例的使用微调电容器进行增益校准的方法的流程图；
[0024]图11是示出根据本公开的各种实施例的在使用微调电容器进行校准之前和之后的增益失配的曲线图；
[0025]图12是示出根据本公开的各种实施例的使用本文所讨论的系统和方法的Δ
‑
ΣADC的快速傅里叶变换的图表；
[0026]图13是根据本公开的各种实施例的可以包括一个或多个Δ
‑
ΣADC的示例电气设备的框图。
具体实施方式
[0027]提供用于提高Δ
‑
Σ模数转换器中过量环路延迟补偿的效率的系统和方法。特别地，提供用于减小用于连续时间Δ
‑
ΣADC的量化器中的嵌入的过量环路延迟补偿数模转换器中的总电容的系统和方法。另外，提供用于数字控制过量环路延迟(ELD)DAC的增益的方法。而且，提供校准主逐次逼近寄存器(SAR)DAC和过量环路延迟DAC之间的增益失配的方法。本文本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种操作Δ
‑
Σ模数转换器的方法，包括：对第一组电容器的第一输入模拟信号和对第二组电容器的第一过量环路延迟(ELD)信号进行采样；在所述第二组电容器上放置第二过量环路延迟(ELD)信号以产生受控增益ELD信号；从采样的第一输入模拟信号中减去所述受控增益ELD信号，以生成第一Δ信号；基于SAR控制信号生成参考电平；将所述第一Δ信号与所述参考电平进行比较，以产生更新的SAR控制信号；和基于更新的SAR控制信号生成SAR输出代码。2.权利要求1所述的方法，还包括配置成提供第一输入模拟信号的环路滤波器。3.权利要求1所述的方法，其中在所述第二组电容器上放置第二ELD信号包括将倒置的第一ELD信号放置在所述第二组电容器上。4.权利要求1所述的方法，其中所述第一和第二ELD信号是反馈信号，并且还包括在共享总线上反馈所述第一和第二ELD信号。5.权利要求1所述的方法，其中第一ELD信号值不同于第二ELD信号值，并且其中所述第一和第二ELD信号是前相位SAR输出代码的函数。6.权利要求1所述的方法，其中在第一阶段期间生成SAR输出代码还包括：对于多个位中的每一个，重复生成参考电平，以及将所述Δ信号与所述参考电平进行比较，以产生更新的SAR控制信号；和保持所述第二ELD信号作为所述第二组电容器的输入。7.权利要求1所述的方法，其中对第一组电容器的第一输入模拟信号和对第二组电容器的第一过量环路延迟(ELD)信号进行采样包括将模拟信号采样到每组电容器中的每个的顶板和每组电容器中的每个的底板中的一个。8.权利要求1所述的方法，其中采样和减去发生在电流域、电荷域和电压域之一。9.权利要求1所述的方法，还包括将所述第一输入模拟信号采样到至少一个附加采样电容器。10.权利要求9所述的方法，还包括将所述第一输入模拟信号采样到以下至少一个：第一组电容器的一部分、第二组电容器的一部分和至少一个附加采样电容器。11.Δ
‑
Σ模数转换器，包括：连接到输入的采样开关；耦合到所述采样开关的第一DAC，具有配置为存储第一输入信号的第一组电容器；耦合到所述第一组电容器的第二组电容器，被配置为存储过量环路延迟(ELD)信号，其中所述第二组电容器被配置为产生受控增益ELD信号；比较器和逻辑电路，被配置为接收来自所述第一组和第二组电容器的输出，并生成SAR控制信号；和多条反馈线，包括连接所述逻辑电路输出和所述第二组电容器的反馈线。...

【专利技术属性】
技术研发人员：志方明，A，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：