本发明专利技术涉及信号处理技术领域，具体涉及一种数字阵列雷达天线通道校正系统和校正方法。包括数据处理单元、校正单元和阵列天线，所述数据处理单元与所述校正单元通信连接，所述校正单元通过所述阵列天线与多个TR组件连接，多个所述TR组件均与所述数据处理单元通信连接.本发明专利技术通过采用校正单元连接阵列天线减少了天线数量与耦合器数量，简化了整体校正电路，采用数据处理单元作为整体数据处理的服务终端，适用性强，可拓展性强。本发明专利技术能够提高了校正准确性，适合于雷达、通信等多种应用环境，保证数字阵列雷达的性能始终自动处于可靠的状态。态。态。
【技术实现步骤摘要】
一种数字阵列雷达天线通道校正系统和校正方法
[0001]本专利技术涉及信号处理
，具体涉及一种数字阵列雷达天线通道校正系统和校正方法。
技术介绍
[0002]随着芯片技术、高速采样、传输和处理器件发展越来越快，这也加速了雷达技术的发展，使数字相控阵技术在雷达中的使用变得越来越容易，也越来越普遍。对有源信器件来说，每次开机因为环境参数及电压波动对信号产生幅度和相位的偏差是不一致的，如T/R组件（Transmitter and Receiver发送器与接收器）在每次环境或每次开机时，组件的特性参数都各不相同，为保证其工作特性一致，必须每次都进行校正，而这个校正可以通过雷达内部测试信号来校正。
[0003]当前普遍的校正通道(假定K个通道)由K个天线及射频通道、K个耦合器、收发信机、校正信号射频电缆、合路分路器、校正通道处理单元等组成。其中合路分路器普遍采用威尔金功分器的结构，各天线及射频通道的校正信号会通过合路分路器进行合路和分路。当天线及射频通道数量较多时，各通道汇集到合路分路器的校正信号线的数量和长度大大增加，产生大量重复路径的校正信号线，增加了电路布局布线的复杂程度，且过长的走线带来了不必要的差损。其次，威尔金功分器本身面积较大，总线较长，也会增加电路布局布线和校正通道整体结构的复杂程度，同时带来不必要的传输损耗。
技术实现思路
[0004]本专利技术提供一种数字阵列雷达天线通道校正系统和校正方法。，解决了现有天线通道校正电路复杂、实施效果差的问题。
[0005]本专利技术的第一方面提供了一种数字阵列雷达天线通道校正系统，包括数据处理单元、校正单元和阵列天线，所述数据处理单元与所述校正单元通信连接，所述校正单元通过所述阵列天线与多个TR组件连接，多个所述TR组件均与所述数据处理单元通信连接；所述数据处理单元能够生成第一控制信号和第二控制信号；所述校正单元根据所述第一控制信号生成接收校准信号，所述阵列天线将所述接收校准信号耦合至每个所述TR组件，每个TR组件均生成各自的接收校准数据信号；每个所述TR组件根据所述第二控制信号依次生成发射校准信号，所述阵列天线依次将所有发射校准信号耦合至所述校正单元，所述校正单元根据每个所述TR组件的所述发射校准信号生成发射校准数据信号；所述数据处理单元能够根据每个所述TR组件的所述接收校准数据信号和所述发射校准数据信号，计算每个所述TR组件的发射通道校准补偿数据和接收通道校准补偿数据。
[0006]进一步地，所述校正单元包括收发开关、接收支路、发射支路和处理模块，所述接收支路的一端与所述收发开关连接，另一端与所述处理模块连接，所述发射支路的一端与
所述收发开关连接，另一端与所述处理模块连接；所述收发开关用于将所述接收支路或所述发射支路与所述阵列天线连接；所述接收支路能够对每个所述TR组件的所述发射校准信号进行下变频和模数转换，生成对应的数字信号；所述处理模块能够根据所述第一控制信号，生成数字基带信号并能够根据所述数字信号，生成所述发射校准数据信号；所述发射支路能够对所述数字基带信号数模转换以及上变频，生成接收校准信号。
[0007]进一步地，所述处理模块包括FPGA。
[0008]进一步地，所述阵列天线包括功分校正网络和天线阵元，所述功分校正网络的一端连接所述校正单元，另一端与所述天线阵元连接，所述天线阵元分别与所述多个TR组件连接。
[0009]进一步地，所述数据处理单元包括服务器。
[0010]作为本专利技术的另一方面，提供了一种数字阵列雷达天线通道校正方法，包括：根据预设时序以波形触发和变频触发的方式控制校正单元发送接收校准信号，所述接收校准信号经阵列天线耦合至每个TR组件；接收每个TR组件的接收校准数据信号；以波形触发和变频触发的方式控制每个TR组件的发射通道依次发送发射校准信号，所述发射校准信号经阵列天线功分、耦合至校正单元；接收校正单元的发射校准数据信号；根据所述接收校准数据信号和发射校准数据信号，计算每个TR组件的接收通道校准补偿数据和发射通道校准补偿数据。
[0011]进一步地，所述根据所述接收校准数据信号和发射校准数据信号，计算每个TR组件的接收通道校准补偿数据和发射通道校准补偿数据，包括：以所有TR组件中的一条接收通道作为参考通道，得到其他所有待校正接收通道的幅相校正值；将待校正接收通道的幅相校正值加上天线的固定误差得到待校正接收通道的接收校正值；以所有TR组件中的一条发射通道作为参考通道，得到其他所有待校正发射通道的幅相校正值；将待校正接收通道的幅相校正值加上天线的固定误差得到待校正发射通道的发射校正值。
[0012]进一步地，所述幅相校正值的计算方法包括：计算待校正通道的幅度校正系数；计算待校正通道的相位校正系数；将所述幅度校正系数和所述相位校正系数与待校正通道原始值相乘得到幅相校正值。
[0013]进一步地，所述计算待校正通道的幅度校正系数，包括：将各通道的校准数据信号进行快速傅里叶变换，并对结果求取模值；
找出各通道的校准数据信号的最大模值；将待修正通道的校准数据信号的最大模值与参考通道的校准数据信号的最大模值进行比值，得到的比值为待修正通道的幅度校正系数。
[0014]进一步地，所述计算通道的相位校正系数，包括：将各通道内的信号归一化，将信号各点变为
‑
1至1之间的数值；利用arcsin函数和arccos函数求取待修复通道各点的相位值和参考通道各点的相位值，相位值为arcsin函数和arccos函数的相同解；求取待修复通道各点的相位值与参考通道对应点的相位值之间的差值，对所有差值求平均值，所述平均值为待修复通道的相位差；利用公式cosW
‑
jsinW进行复数运算得到计算结果，其中W为待修复通道的相位差，所述计算结果为待修正通道的相位校正系数。
[0015]本专利技术的有益效果：本专利技术通过采用校正单元连接阵列天线减少了天线数量与耦合器数量，简化了整体校正电路，采用数据处理单元作为整体数据处理的服务终端，适用性强，可拓展性强。本专利技术能够提高了校正准确性，适合于雷达、通信等多种应用环境，保证数字阵列雷达的性能始终自动处于可靠的状态。
附图说明
[0016]图1为本专利技术中校正系统的结构框图。
[0017]图2为本专利技术中校正系统的结构示意图。
[0018]图3为本专利技术中校正发法的流程图。
[0019]图4为本专利技术的校正发法中幅相校正值计算方法的流程图。
具体实施方式
[0020]为了使本领域技术人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0021]在本专利技术的实施例中，图1是根据本专利技术一种数字阵列雷达天线通道校正系统提供的结构示意图，如图1所示，本本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种数字阵列雷达天线通道校正系统，其特征在于，包括数据处理单元（1）、校正单元（2）和阵列天线（3），所述数据处理单元（1）与所述校正单元（2）通信连接，所述校正单元（2）通过所述阵列天线（3）与多个TR组件（4）连接，多个所述TR组件（4）均与所述数据处理单元（1）通信连接；所述数据处理单元（1）能够根据校正触发信号生成第一控制信号和第二控制信号，其中所述校正触发信号包括根据TR组件（4）开机或者用户选择时生成的触发信号；所述校正单元（2）能够根据所述第一控制信号生成接收校准信号，所述阵列天线（3）将所述接收校准信号耦合至每个所述TR组件（4），每个TR组件（4）均生成各自的接收校准数据信号；每个所述TR组件（4）均能够根据所述第二控制信号依次生成发射校准信号，所述阵列天线（3）依次将所有发射校准信号耦合至所述校正单元（2），所述校正单元（2）根据每个所述TR组件（4）的所述发射校准信号生成发射校准数据信号；所述数据处理单元（1）能够根据所述接收校准数据信号和所述发射校准数据信号，计算每个所述TR组件（4）的发射通道校准补偿数据和接收通道校准补偿数据。2.如权利要求1所述的数字阵列雷达天线通道校正系统，其特征在于，所述校正单元（2）包括收发开关（24）、接收支路（22）、发射支路（23）和处理模块（21），所述接收支路（22）的一端与所述收发开关（24）连接，另一端与所述处理模块（21）连接，所述发射支路（23）的一端与所述收发开关（24）连接，另一端与所述处理模块（21）连接；所述收发开关（24）用于将所述接收支路（22）或所述发射支路（23）与所述阵列天线（3）连接；所述接收支路（22）能够对每个所述TR组件（4）的所述发射校准信号进行下变频和模数转换，生成对应的数字信号；所述处理模块（21）能够根据所述第一控制信号，生成数字基带信号并能够根据所述数字信号，生成所述发射校准数据信号；所述发射支路（23）能够对所述数字基带信号 数模转换以及上变频，生成接收校准信号。3.如权利要求2所述的数字阵列雷达天线通道校正系统，其特征在于，所述处理模块（21）包括FPGA。4.如权利要求1所述的数字阵列雷达天线通道校正系统，其特征在于，所述阵列天线（3）包括功分校正网络（31）和天线阵元（32），所述功分校正网络（31）的一端连接所述校正单元（2），另一端与所述天线阵元（32）连接，所述天线阵元（32）分别与所述多个TR组件（4）连接。5.如权利要求1所述的数字阵列雷达天线通道校正系统，其特征在于，所述数据处理单元（1）包括服务器。6.一种数字阵列雷达天线通道校正方法，用于权利...
【专利技术属性】
技术研发人员：黄鑫，张俊玲，丁艳杰，王倩，
申请(专利权)人：北方通用电子集团有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。