一种基于制造技术

本发明专利技术涉及一种基于

【技术实现步骤摘要】
一种基于FPGA进行余弦调相干扰的方法


[0001]本专利技术涉及雷达干扰
，尤其是指一种基于
FPGA
进行余弦调相干扰的方法
。

技术介绍

[0002]合成孔径雷达
(SAR)
是一种分辨率高
、
可全天候工作的全相参微波成像雷达，它能够有效地穿透掩盖物，获得二维遥感图像
。SAR
具有较高的抗干扰性能，是雷达干扰
的重点研究对象
。
[0003]普通的噪声干扰很容易就在信号处理阶段被优化掉，直接转发干扰由于没有携带真实目标的散射信息，难以形成多假目标欺骗干扰，也会被
SAR
识别对消掉，但是基于余弦调相技术的散射波干扰能够在保留地物散射信息的同时，利用微动目标会在
SAR
回波上调制一个余弦相位的原理，干扰器对接收到的
SAR
信号进行余弦调相再转发出去，就可以在方位向形成多假目标欺骗，使得
SAR
无法凝焦成像，从而达到期望的干扰效果
。
[0004]现场可编程门阵列
(FPGA)
具有可编程灵活性高
、
开发周期短
、
并行计算效率高等核心优势，它集成了大量的软核和硬核，能够提高系统的可靠度和集成度，可以应用于多种场合
。
在
FPGA
中实现余弦调相干扰，可以将理论算法应用到实际工程中，通过流水线架构处理将
SAR
回波调制转发出去<br/>。
[0005]而在实际工作应用中，余弦调相干扰算法如果基于
FPGA
实现，能够产生所需的干扰信号，在方位向形成多假目标，尚缺乏有效技术方案
。

技术实现思路

[0006]为此，本专利技术所要解决的技术问题在于如何在
FPGA
中进行余弦调相，针对该问题，本专利提供一种针对合成孔径雷达
(SAR)
干扰技术余弦调相算法基于
FPGA
实现的方法，解决了余弦调相干扰算法在实际工程中如何应用的问题
。
[0007]为解决上述技术问题，本专利技术的一种基于
FPGA
进行余弦调相干扰的方法，所述方法的
FPGA
架构基础由
SAR
信号采样处理
、SAR
信号存储处理和对
SAR
信号进行余弦调相处理三个处理单元组成，包括如下步骤：
[0008]步骤
S1
：
FPGA
对
AD
采样中频
SAR
信号进行数字正交混频处理，得到基带
SAR
信号；
[0009]步骤
S2
：
FPGA
采用数字射频存储
(DRFM)
技术存储基带
SAR
信号；
[0010]步骤
S3
：
FPGA
根据调制频率参数和调制指数参数计算余弦调相信号，将余弦调相信号与
DRFM
存储的
SAR
信号复乘得到余弦调相干扰信号；
[0011]步骤
S4
：循环重复以上
S1
～
S3
步，直到上位机的系统发送停止指令
。
[0012]在本专利技术的一个实施例中，步骤
S1
中的中频
SAR
信号是线性调频信号发生器模拟的
SAR
发射信号
x(t)
经
AD
采样后的输出信号
x(n)。
[0013]在本专利技术的一个实施例中，步骤
S1
中数字正交混频的本振频率为采样率的
1/4
，在
FPGA
中可采用一种无乘法的频率变化方法
。
[0014]在本专利技术的一个实施例中，步骤
S2
中数字射频存储
(DRFM)
所用的存储器件为
FPGA
内部
BRAM
块
。
[0015]在本专利技术的一个实施例中，步骤
S3
中余弦调相信号如下：
[0016]j(t)
＝
exp{jm
r
cos(2
π
f
r
t)}。
[0017]在本专利技术的一个实施例中，步骤
S3
中调制指数参数
m
r
和调制频率参数
f
r
，由干扰机的上位机软件提供
。
[0018]在本专利技术的一个实施例中，步骤
S3
中
FPGA
通过调用内部
DDS Compiler IP
核计算
cos(2
π
f
r
t)
，调用乘法器
Multiplier IP
核计算
m
r*
cos(2
π
f
r
t)
，调用
CORDIC IP
核计算
exp{jm
r
cos(2
π
f
r
t)}
，调用复数乘法器
ComplexMultiplier IP
核计算余弦调相干扰信号
。
[0019]本专利技术的上述技术方案相比现有技术具有以下优点：本专利技术所述的余弦调相干扰的方法，基于
FPGA
进行将理论算法在实际工程中应用，能够使干扰机产生调相的干扰信号，在方位向形成多假目标，对
SAR
实现有效干扰
。
附图说明
[0020]为了使本专利技术的内容更容易被清楚的理解，下面根据本专利技术的具体实施例并结合附图，对本专利技术作进一步详细的说明
。
[0021]图1是本专利技术
FPGA
进行余弦调相干扰方法的设计框图
。
[0022]图2是本专利技术所述
FPGA
数字正交变换的设计框图
。
[0023]图3是本专利技术所述
FPGA
数字射频存储模块的设计框图
。
[0024]图4是本专利技术所述
FPGA
余弦调相干扰信号计算模块的设计框图
。
[0025]图5是本专利技术所述
SAR
信号被干扰前的频谱图
。
[0026]图6是本专利技术所述
FPGA
对
SAR
信号进行余弦调相干扰后的频谱图
。
具体实施方式
[0027]如图1所示，本实施例提供本专利技术的一种基于
FPGA
进行余弦本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
FPGA
进行余弦调相干扰的方法，所述方法的
FPGA
架构基础由
SAR
信号采样处理
、SAR
信号存储处理和对
SAR
信号进行余弦调相处理三个处理单元组成，其特征在于，包括如下步骤：步骤
S1
：
FPGA
对
AD
采样中频
SAR
信号进行数字正交混频处理，得到基带
SAR
信号；步骤
S2
：
FPGA
采用数字射频存储技术存储基带
SAR
信号；步骤
S3
：
FPGA
根据调制频率参数和调制指数参数计算余弦调相信号，将余弦调相信号与
DRFM
存储的
SAR
信号复乘得到余弦调相干扰信号；步骤
S4
：循环重复以上
S1
～
S3
步，直到上位机的系统发送停止指令
。2.
根据权利要求1所述的余弦调相干扰的方法，其特征在于：步骤
S1
中的中频
SAR
信号是线性调频信号发生器模拟的
SAR
发射信号
x(t)
经
AD
采样后的输出信号
x(n)。3.
根据权利要求1所述的余弦调相干扰的方法，其特征在于：步骤
S1
中数字正交混频的本振频率为采样率的
1/4
，在
FPGA
中可采用一种无乘法的频率变化方法<...

【专利技术属性】
技术研发人员：王倩，张俊玲，黄鑫，姚振宏，张瑶，韩寅冬，卢志敏，
申请(专利权)人：北方通用电子集团有限公司，
类型：发明
国别省市：