一种14T抗辐照SRAM存储单元电路制造技术

本发明专利技术公开了一种14T抗辐照SRAM存储单元电路，包括8个NMOS晶体管和6个PMOS晶体管；PMOS晶体管P5和NMOS晶体管N3构成第一个反向器，PMOS晶体管P6和NMOS晶体管N4构成第二个反向器，这两个反向器交叉耦合；N1与N2对内部存储节点QB与Q进行加固，Q与QB全部由NMOS晶体管包围，这构成了极性加固结构；外围节点S0与S1由P1和P2交叉耦合，N5与N6作为下拉管；QB与Q通过N7与N8连接到BLB和BL，N7的栅极和N8的栅极均与字线WL电连接。本发明专利技术可以提高单元抗单粒子翻转能力，能够抵抗所有的单节点翻转，还可以抵抗外围存储双节点翻转，而且单元的临界电荷相对较高，单元更加稳定。单元更加稳定。单元更加稳定。

【技术实现步骤摘要】
一种14T抗辐照SRAM存储单元电路


[0001]本专利技术涉及SRAM(Static Random Access Memory，中文为静态随机存储器)
，尤其涉及一种14T(14T是指14个CMOS管)抗辐照SRAM存储单元电路，它是一种可以提高单元抗单粒子翻转(Single Event Upset，SEU)能力的单元电路结构，以下简称HRH
‑
14T。

技术介绍

[0002]随着集成电路产业的快速发展，工艺制程不断缩减，行业对器件的电路性能和工作可靠性等需求不断提升，然而在航空航天、空天国防等尖端科技领域，太空环境尤为复杂，大量宇宙中电子、质子等高能带电粒子严重威胁集成电路稳定的运行，这使得航天设备的正常运行面临严峻挑战。其中，单粒子效应(Single Event Effect，SEE)对空间环境中集成电路的运行构成了较大的威胁，这使得集成电路抗辐照加固技术变得越来越重要。SEU是单粒子效应的一种形式，当空间中高能粒子入射到半导体材料上时，沿其入射路径沉淀电荷，这些电荷将被敏感区域收集，导致节点电压波动，造成存储单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种14T抗辐照SRAM存储单元电路，其特征在于，包括8个NMOS晶体管和6个PMOS晶体管；这8个NMOS晶体管分别定义为N1、N2、N3、N4、N5、N6、N7、N8；这6个PMOS晶体管分别定义为P1、P2、P3、P4、P5、P6；PMOS晶体管P5和NMOS晶体管N3构成第一个反向器，PMOS晶体管P6和NMOS晶体管N4构成第二个反向器，这两个反向器交叉耦合；PMOS晶体管P3与PMOS晶体管P4作为上拉管；PMOS晶体管P5的漏极与NMOS晶体管N3的漏极之间设有内部存储节点QB，PMOS晶体管P6的漏极与NMOS晶体管N4的漏极之间设有内部存储节点Q，NMOS晶体管N1与NMOS晶体管N2对内部存储节点QB与内部存储节点Q进行加固，内部存储节点Q与内部存储节点QB全部由NMOS晶体管包围，这构成了极性加固结构；外围节点S0与外围节点S1由PMOS晶体管P1和PMOS晶体管P2交叉耦合，NMOS晶体管N5与NMOS晶体管N6作为下拉管；内部存储节点QB通过NMOS晶体管N7连接到第二位线BLB，内部存储节点Q通过NMOS晶体管N8连接到第一位线BL，NMOS晶体管N7的栅极和NMOS晶体管N8的栅极均与字线WL电连接。2.根据权利要求1所述的14T抗辐照SRAM存储单元电路，其特征在于，PMOS晶体管P5的漏极与NMOS晶体管N1的漏极电连接，NMOS晶体管N1的源极与NMOS晶体管N3的漏极电连接于内部存储节点QB，NMOS晶体管N3的源极接地；PMOS晶体管P6的漏极与NMOS晶体管N2的漏极电连接，...

【专利技术属性】
技术研发人员：郝礼才，刘新宇，彭春雨，赵强，卢文娟，高珊，蔺智挺，吴秀龙，陈军宁，
申请(专利权)人：安徽大学，
类型：发明
国别省市：