部分硅化的非易失性存储器器件和集成方案制造技术

本发明专利技术涉及部分硅化的非易失性存储器器件和集成方案。提供了一种非易失性存储器器件。该非易失性存储器器件包括有源区、n阱区以及分隔有源区与n阱区的隔离区。可以设置浮置栅极。浮置栅极可以布置在有源区的一部分和n阱区的第一部分上方。有源区中的第一掺杂区可以在第一侧相对于浮置栅极横向移位，并且有源区中的第二掺杂区可以在与第一侧相反的第二侧相对于浮置栅极横向移位。接触可以布置在n阱区上方，其中接触可以相对于在n阱区的第一部分上方的浮置栅极的第一拐角横向移位。硅化物排斥层可以至少部分地布置在浮置栅极上方。物排斥层可以至少部分地布置在浮置栅极上方。物排斥层可以至少部分地布置在浮置栅极上方。

【技术实现步骤摘要】
部分硅化的非易失性存储器器件和集成方案


[0001]所公开的实施例一般地涉及半导体存储器器件，更具体地涉及具有改进的数据保持和良好的接触电阻的部分硅化的非易失性存储器器件。

技术介绍

[0002]即使关断电源，非易失性存储器器件也会保持存储的数据。多次可编程(MTP)非易失性存储器包括电可擦除可编程只读存储器(EEPROM)和闪速EEPROM。该存储器器件包括具有通过电介质层与有源区隔开的栅电极的存储器晶体管。有源区中的漏极区可以邻近存储器晶体管的栅电极的第一侧，并且有源区中的源极区可以与漏极区相反地邻近栅电极的第二侧。栅电极可以是浮置栅极。耦接到栅电极的n阱电容器可以用于偏置浮置栅极。n阱电容器可以包括位于n阱电容器上方的浮置栅极的一部分作为第一电极，以及包括n阱区作为第二电极。可以在n阱区上方设置接触以将n阱电容器耦接到输入端子。
[0003]可以在浮置栅极上方、源极区上方、漏极区上方和n阱电容器的n阱区上方形成硅化物层以降低非易失性存储器器件的接触电阻。在靠近n阱电容器的接触的浮置栅极的一部分上方形成硅化物层会导致非易失性存储器器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器器件，包括：有源区、n阱区以及分隔所述有源区与所述n阱区的隔离区；浮置栅极，其位于所述有源区的一部分和所述n阱区的第一部分上方；位于所述有源区中的第一掺杂区，其在第一侧相对于所述浮置栅极横向移位；位于所述有源区中的第二掺杂区，其在与所述第一侧相反的第二侧相对于所述浮置栅极横向移位；位于所述n阱区上方的接触，其中所述接触相对于在所述n阱区的所述第一部分上方的所述浮置栅极的第一拐角横向移位；以及硅化物排斥层，其至少部分地位于所述浮置栅极上方。2.根据权利要求1所述的非易失性存储器器件，其中所述硅化物排斥层覆盖所述n阱区的所述第一部分上方的所述浮置栅极的所述第一拐角，其中所述第一拐角靠近所述n阱区上方的所述接触。3.根据权利要求2所述的非易失性存储器器件，其中所述硅化物排斥层在与所述浮置栅极下方的所述n阱区的所述第一部分邻近的所述n阱区的第二部分上方延伸并且围绕所述接触。4.根据权利要求3所述的非易失性存储器器件，还包括：位于所述浮置栅极的一部分上方的硅化物层，其与所述硅化物排斥层相邻。5.根据权利要求4所述的非易失性存储器器件，还包括：位于与所述n阱区的所述第二部分邻近的所述n阱区的第三部分上方的硅化物层。6.根据权利要求5所述的非易失性存储器器件，还包括：位于所述有源区中的所述第一掺杂区上方和所述第二掺杂区上方的硅化物层。7.根据权利要求2所述的非易失性存储器器件，其中所述硅化物排斥层完全覆盖所述n阱区的所述第一部分上方的所述浮置栅极的一部分。8.根据权利要求2所述的非易失性存储器器件，其中所述硅化物排斥层在所述有源区上方的所述浮置栅极的一部分上方延伸。9.根据权利要求8所述的非易失性存储器器件，其中所述硅化物排斥层在所述有源区中的所述第一掺杂区上方延伸。10.根据权利要求8所述的非易失性存储器器件，还包括：部分地位于所述有源区上方的所述浮置栅极上方的硅化物层。11.根据权利要求7所述的非易失性存储器器件，其中所述硅化物排斥层完全覆盖所述有源区上方的所述浮置栅极的所述一部分。12.根据权利要求11所述的非易失性存储器器件，还包括：位于所述有源区中的所述第一掺杂区上方和所述第二掺杂区上方的硅化物层。13.根据权利要求10所述的非易失性存储器器件，其中所述硅化物排斥层在所述有源区中的所述第二掺杂区上方延伸。14.根据权利要求13所述的非易失性存储器器件，还包括：位于所述有源区中的所述第一掺杂区上方的硅化物层。15.一种非易失性存储器器件，包括：第一有源区、第二有源区、位于所述第一有源...

【专利技术属性】
技术研发人员：王蓝翔，陈学深，蔡新树，卓荣发，孙永顺，
申请(专利权)人：格芯新加坡私人有限公司，
类型：发明
国别省市：