具有衬底上复合半导体层的氮化镓异质结场效应晶体管制造技术

本发明专利技术提供一种具有衬底上复合半导体层的氮化镓异质结场效应晶体管，从下至上依次包括：衬底、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层，铝镓氮势垒层上方设有源极、漏极、P型氮化镓层、栅极，器件上表面源极与栅极之间、以及栅极与漏极之间都覆盖有一层钝化层；在氮化镓缓冲层与衬底之间设有一层由P型掺杂区域和N型掺杂区域横向排列而成的复合半导体结构层，通过在氮化镓缓冲层与衬底之间引入P型掺杂区域和N型掺杂区域组成的复合结构，可以有效降低缓冲层的泄漏电流和改善沟道与缓冲层的电场分布，从而提高器件的击穿电压，同时不会增加器件的导通电阻。会增加器件的导通电阻。会增加器件的导通电阻。

【技术实现步骤摘要】
Breakdown Voltage in AlGaN/GaN High Electron Mobility Transistors Using Double Buried p
‑
Type Layers[J].Chinese Physics Letters,2016.)中使用了在N掺杂缓冲层中插入双掩埋P型层的结构，使用P型埋层部分耗尽沟道2DEG，耐压提升较多。但这种方法同样会部分耗尽2DEG，导致器件导通电阻上升。栅下方的二维电子气部分耗尽也会影响器件阈值电压。对缓冲层进行N型掺杂也会导致器件漏电增大。
[0009]在氮化镓缓冲层下方设置一层P型氮化镓背势垒层，可以通过抑制缓冲层漏电和改善缓冲层及沟道层的电场分布，从而显著提高器件的击穿电压，同时又不会增加器件导通电阻，如图2所示的带有P型氮化镓背势垒层的器件击穿电压为735V，而图1所示的常规器件耐压仅为485V。
[0010]然而，仅使用P型氮化镓背势垒层对沟道和缓冲层的电场调制效果有限，栅极和漏极边缘依然存较大的电场尖峰。具有P型氮化镓背势垒层的GaN HFET平均击穿电场强度依然远低于GaN材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有衬底上复合半导体层的氮化镓异质结场效应晶体管，其特征在于：从下至上依次包括：衬底(101)、氮化镓缓冲层(104)、氮化镓沟道层(105)、铝镓氮势垒层(106)，铝镓氮势垒层(106)上方设有源极(107)、漏极(111)、P型氮化镓层(109)、栅极(110)，其中源极(107)与漏极(111)均与铝镓氮势垒层(106)形成欧姆接触，栅极(110)与下方的P型氮化镓层(109)形成欧姆接触，器件上表面源极(107)与栅极(110)之间、以及栅极(110)与漏极(111)之间都覆盖有一层钝化层(108)；在所述的氮化镓缓冲层(104)与衬底(101)之间还设有一层由P型掺杂区域(102)和N型掺杂区域(103)横向排列而成的复合半导体结构层。2.根据权利要求1所述的一种具有衬底上复合半导体层的氮化镓异质结场效应晶体管，其特征在于：P型掺杂区域(102)和N型掺杂区域(103)之间还存在本征半导体区域(113)。3.根据权利要求1或2所述的一种具有衬底上复合半导体层的氮化镓异质结场效应晶体管，其特征在于：P型掺杂区域(102)和N型掺杂区域(103)的接触界面、P型掺杂区域(102)和本征半导体区域(113)的接触界面、本征半导体区域(113)和N型掺杂区域(103)的接触界面，其位置均处于源极(107)左侧与漏极(111)右侧之间。4.根据权利要求...

【专利技术属性】
技术研发人员：杜江锋，张辉，张波涛，雷俊辉，赵亚鹏，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：