半导体装置制造方法及图纸

目的在于提供能够降低接通电压的技术。半导体装置具有：载流子积蓄层；作为上层多晶硅的上层有源部，其配置于沿着将载流子积蓄层贯通的沟槽的上部的内壁的第1绝缘膜之上，与栅极电极连接；以及下层多晶硅，其配置于沿着沟槽的下部的内壁的第2绝缘膜之上，在下层多晶硅与上层有源部之间配置有第3绝缘膜。上层有源部的下端与载流子积蓄层的下端相比位于下方。方。方。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]关于绝缘栅型双极晶体管(InsuLated Gate BipoLar Transistor：以下有时也称为“IGBT”)等半导体装置，提出了各种技术。例如，在专利文献1中提出了2层栅极被用作IGBT的栅极的IGBT，该2层栅极在沟槽内包含与栅极电极连接的上层有源部和与发射极电极连接且与上层有源部绝缘的下层哑部。
[0003]专利文献1：日本特开2017
‑
147431号公报
[0004]就上述具有2层栅极的IGBT而言，具有以下优点，即，即使在截止时由于沟槽底部附近的电场而产生的动态雪崩(DA)的热载流子注入至下层哑部的栅极氧化膜，也不会产生栅极特性的劣化。但是，这样的IGBT存在接通电压较高的问题。

技术实现思路

[0005]因此，本专利技术就是鉴于上述这样的问题而提出的，其目的在于，提供能够降低接通电压的技术。
[0006]本专利技术涉及的半导体装置具有：半导体基板，其设置有发射极电极以及栅极电极；第1导电型的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有：半导体基板，其设置有发射极电极以及栅极电极；第1导电型的载流子积蓄层，其配置于所述半导体基板的上表面侧；第2导电型的基极层，其配置于所述载流子积蓄层的所述上表面侧；第1导电型的源极层，其配置于所述基极层的所述上表面侧；作为上层多晶硅的上层有源部，其配置于沿着沟槽的上部的内壁的第1绝缘膜之上，与所述栅极电极连接，该沟槽将所述源极层、所述基极层以及所述载流子积蓄层贯通；以及下层多晶硅，其配置于沿着所述沟槽的下部的内壁的第2绝缘膜之上，在所述下层多晶硅与所述上层有源部之间配置有第3绝缘膜，所述下层多晶硅是与所述发射极电极连接的下层哑部、与所述栅极电极连接的下层有源部以及电浮置的下层浮置部的任一者，所述上层有源部的下端与所述载流子积蓄层的下端相比位于下方。2.根据权利要求1所述的半导体装置，其中，所述上层有源部的深度大于或等于所述基极层的深度的1.5倍。3.根据权利要求2所述的半导体装置，其中，所述上层有源部的深度大于或等于所述基极层的深度的2倍。4.根据权利要求1至3中任一项所述的半导体装置，其中，所述第2绝缘膜的厚度比所述第1绝缘膜的厚度厚。5.根据权利要求1至4中任一项所述的半导体装置，其中，还具有：与所述栅极电极连接...

【专利技术属性】
技术研发人员：小西和也，西康一，新田哲也，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：