动态随机存取存储器结构制造技术

本申请公开了一种动态随机存取存储器结构。该动态随机存取存储器结构包括：在水平方向上相互平行且间隔排列的多条位线，在垂直方向上相互平行且间隔排列的多条字线，任一位线的上边界到另一相邻的位线的上边界距离定义为BLP，任一字线的左边界到另一相邻的字线的左边界距离定义为WLP；单位子图案；多条斜阶梯状图案，斜阶梯状图案包含有多个相同形状的矩形图案，矩形图案彼此重叠连接并沿着第一方向排列，各矩形图案在水平方向上的宽度定义为X，各矩形图案在垂直方向上与相邻的矩形图案不重叠的宽度定义为Y；单位子图案包括N条斜阶梯状图案。该动态随机存取存储器结构可以提高整体图案分布的均匀性。体图案分布的均匀性。体图案分布的均匀性。

【技术实现步骤摘要】
动态随机存取存储器结构


[0001]本申请涉及半导体领域，尤其是关于一种动态随机存取存储器结构，有助于提高整体图案的排列均匀性。

技术介绍

[0002]近年来对于电子产品的设计，一般会具有多功能且快速的处理能力。为了增加处理能力，例如是电脑系统或是多功能的电子产品，其都需要大容量的动态随机存取存储器(DRAM)。而为了能提升记忆容量，存储器的存储单元的尺寸需要缩小，但是存储单元的尺寸大量缩小后会引发其他的问题，使得存储单元的操作不稳定或是损毁。
[0003]半导体组件一般是以在衬底上定义出的有源层单元为基础，往上形成所要的组件结构。因此，在衬底上的有源层单元是组件的基础，会决定组件的尺寸，形状以及位置。有源层单元以下又称为组件单元。
[0004]以存储器的存储单元为例，多个组件单元会在预定的组件区域以规则排列的方式构成阵列。一个组件单元最后会形成一个存储单元。另外，为了能操作这些存储单元，在存储单元的周围还会有一些周边电路来控制这些存储单元。这些周边电路也是以周边有源区域为基础所形成。
[0005]因此，在大量缩小半导体组件尺寸的需求下，如何设计组件结构使能维持组件的正常运作也是需要考虑的课题其一。

技术实现思路

[0006]本申请的主要目的在于提供一种动态随机存取存储器结构，有助于提高整体图案的排列均匀性。
[0007]根据本申请的一个方面，提供了一种动态随机存取存储器结构，包括：在水平方向上相互平行且间隔排列的多条位线，以及在垂直方向上相互平行且间隔排列的多条字线，其中任一所述位线的上边界边到另一相邻的所述位线的上边界边距离定义为BLP，而任一所述字线的左边界边到另一相邻的所述字线的左边界边距离定义为WLP，所述水平方向与所述垂直方向垂直；一单位子图案，所述单位子图案的宽度为4
×
WLP、长度为4
×
BLP；多条斜阶梯状图案，其中每一条所述斜阶梯状图案均包含有多个相同形状的矩形图案，所述矩形图案彼此重叠连接并沿着一第一方向排列，其中各所述矩形图案在所述水平方向上的宽度定义为X，各所述矩形图案在所述垂直方向上与相邻的所述矩形图案不重叠的宽度定义为Y，并满足以下条件：BLP/3WLP＝Y/X；其中，所述单位子图案包括N条所述斜阶梯状图案，且满足条件： (4BLP+C
×
Y)/N＝整数，其中C为0或是大于或等于1的最小正整数，N为整数，所述第一方向不同于所述水平方向或所述垂直方向。
[0008]可选地，所述第一方向与每个所述矩形图案的中心点连接所构成的方向平行，且所述第一方向与所述水平方向之间的夹角定义为A，并满足条件： A＝tan
‑1(BLP/3WLP)＝tan
‑1(Y/X)。
[0009]可选地，沿着一第二方向，两个相邻的所述斜阶梯状图案之间的最短距离定义为P，其中所述第二方向垂直于所述第一方向。
[0010]可选地，沿着所述垂直方向，任一所述斜阶梯状图案的上边界到另一相邻的所述斜阶梯状图案的上边界的距离为2PcosA。
[0011]可选地，N等于4BLP/2PcosA的整数部分。
[0012]可选地，在所述单位子图案内，多条所述斜阶梯状图案包含有一第一矩形图案、一第二矩形图案与一第三矩形图案，其中所述第一矩形图案、所述第二矩形图案与所述第三矩形图案分别位于三条不同且彼此相邻的所述斜阶梯状图案内，且所述第一矩形图案、所述第二矩形图案与所述第三矩形图案沿着一第三方向对齐，所述第三方与所述水平方向或所述垂直方向有一不等于90度的夹角。
[0013]可选地，所述第三方向与所述垂直方向的一夹角定义为B，并满足条件： B＝tan
‑1(C
×
X/4BLP+C
×
Y)。
[0014]可选地，在所述单位子图案内，在所述垂直方向上，任一所述斜阶梯状图案的一上边界，至相邻的另一所述斜阶梯状图案的上边界的距离皆相等。
[0015]根据本申请实施例的另一方面，还提供了一种动态随机存取存储器结构，包括：多条彼此平行排列的斜阶梯状图案，其中所述斜阶梯状图案是由多个相同大小的矩形图案重叠排列而成，其中每一条所述斜阶梯状图案均包含有多个相同大小的所述矩形图案彼此连接并沿着第一方向排列，其中各相同大小的矩形图案在一水平方向上的一宽度定义为X，各矩形图案在垂直方向上与相邻的所述矩形图案不重叠的部分定义为Y，其中Y不等于0，所述水平方向与所述垂直方向垂直，所述第一方向不同于所述水平方向和所述垂直方向。
[0016]可选地，两相邻的所述斜阶梯状图案分别定义为斜阶梯状图案Pi与斜阶梯状图案Pi+1，其中所述斜阶梯状图案Pi的任一所述矩形图案的右边界与所述斜阶梯状图案Pi+1的任一所述矩形图案的右边界在所述垂直方向上没有相互对齐。
[0017]可选地，所述斜阶梯状图案共有四条，依照排列顺序依序定义为斜阶梯状图案Pi、斜阶梯状图案Pi+1、斜阶梯状图案Pi+2与斜阶梯状图案Pi+3，其中所述斜阶梯状图案Pi的任一所述矩形图案的右边界与所述斜阶梯状图案 Pi+2或所述斜阶梯状图案Pi+3的任一所述矩形图案的右边界在所述垂直方向上相互对齐。
[0018]可选地，所述斜阶梯状图案共有四条，依照排列顺序依序定义为斜阶梯状图案Pi、斜阶梯状图案Pi+1、斜阶梯状图案Pi+2与斜阶梯状图案Pi+3，其中所述斜阶梯状图案Pi的边界与所述斜阶梯状图案Pi+2或所述斜阶梯状图案Pi+3的边界在所述垂直方向上相互对齐。
[0019]可选地，所述第一方向与每个所述矩形图案的中心点连接所构成的方向平行。
[0020]本申请的特征在于，在单位子图案内，根据位线间距(BLP)以及字线间距 (WLP)设计出合适的有源区图案，其中有源区图案是由多个矩形串接而成的阶梯状图案，有源区图案沿着一第一方向排列，其中第一方向与水平方向之间的角度为A。此外，根据角度A、相邻的阶梯状图案之间的最短间距(P)以及单位子图案的长宽尺寸等关联性，调整部分阶梯状的有源区图案的位置，使得多条有源区图案在重复排列时，彼此之间的间距可以保持一致，进而提高整体图案分布的均匀性。
附图说明
[0021]图1绘示一个单位子图案的示意图，其中单位子图案包含有四条沿着水平方向排列的位线以及四条沿着垂直方向排列的字线；
[0022]图2绘示部分单位子图案与有源区的局部放大示意图；
[0023]图3绘示有源区的延伸方向与水平方向之间的夹角A的示意图；
[0024]图4绘示一阶梯状的有源区图案示意图；
[0025]图5绘示一放大后的阶梯状的有源区图案示意图；
[0026]图6绘示多条有源区图案的理想排列示意图；
[0027]图7绘示多条有源区图案在单位子图案的面积内的排列示意图；
[0028]图8绘示在单位子图案的面积内，多条阶梯状的有源区图案修正前的排列示意图；以及
[0029]图9绘示在单位子图案的面积内，多条阶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种动态随机存取存储器结构，其特征在于，包括：在水平方向上相互平行且间隔排列的多条位线，以及在垂直方向上相互平行且间隔排列的多条字线，其中任一所述位线的上边界边到另一相邻的所述位线的上边界边距离定义为BLP，而任一所述字线的左边界边到另一相邻的所述字线的左边界边距离定义为WLP，所述水平方向与所述垂直方向垂直；一单位子图案，所述单位子图案是一个存储器的最小单元，所述单位子图案的宽度为4
×
WLP、长度为4
×
BLP；多条斜阶梯状有源区图案，其中每一条所述斜阶梯状图案均包含有多个相同形状的矩形图案，所述矩形图案彼此重叠连接并沿着一第一方向排列，其中各所述矩形图案在所述水平方向上的宽度定义为X，各所述矩形图案在所述垂直方向上与相邻的所述矩形图案不重叠的宽度定义为Y，并满足以下条件：BLP/3WLP=Y/X；其中，所述单位子图案包括N条所述斜阶梯状图案，且满足条件：(4BLP+C
×
Y)/N=整数，其中C为0或是大于或等于1的最小正整数，N为整数，所述第一方向不同于所述水平方向或所述垂直方向。2.如权利要求1所述的动态随机存取存储器结构，其特征在于，所述第一方向与每个所述矩形图案的中心点连接所构成的方向平行，且所述第一方向与所述水平方向之间的夹角定义为A，并满足条件：A= tan
‑1(BLP/3WLP)=tan
‑1(Y/X)。...

【专利技术属性】
技术研发人员：颜逸飞，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：