半导体装置制造方法及图纸

一种半导体装置包括：标准单元，其位于与衬底的上表面平行的第一方向和与第一方向相交的第二方向上；和填充物单元，其位于标准单元中的标准单元之间。标准单元中的每一个包括有源区、与有源区相交的栅极结构、在有源区上位于栅极结构的两侧的源极/漏极区、以及互连线。填充物单元中的每一个包括填充物有源区和与填充物有源区相交的填充物栅极结构。标准单元包括在第二方向上分别顺序地位于第一行、第二行和第三行中的第一标准单元、第二标准单元和第三标准单元。第一互连线以第一间距布置，第二互连线以第二间距布置，并且第三互连线以与第一间距和第二间距不同的第三间距布置。与第一间距和第二间距不同的第三间距布置。与第一间距和第二间距不同的第三间距布置。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的交叉引用
[0002]本申请要求于2020年10月30日向韩国知识产权局提交的韩国专利申请No.10
‑
2020
‑
0143629的优先权的权益，其公开内容通过引用整体并入本文。


[0003]本公开的示例实施例涉及半导体装置。

技术介绍

[0004]随着对半导体装置中的高性能、高速度和/或多功能性的需求增加，半导体装置的集成度已经增加。根据半导体装置高度集成化的趋势，对布局设计(尤其是用于连接半导体装置的互连线的高效布线)的研究已经在积极进行。

技术实现思路

[0005]本公开的示例实施例提供了一种具有改善的集成度和可靠性的半导体装置。
[0006]根据本公开的示例实施例，一种半导体装置包括：多个标准单元，其设置在与衬底的上表面平行的第一方向和与所述第一方向相交的第二方向上，并且所述多个标准单元中的每一个包括有源区、与所述有源区相交的栅极结构、在所述有源区上位于所述栅极结构的两侧的源极/漏极区、以及电连接至所述有源区和所述栅极结构的互连线；和填充物单元，其位于所述多个标准单元中的标准单元之间，并且所述填充物单元中的每一个包括填充物有源区和与所述填充物有源区相交的填充物栅极结构。所述多个标准单元包括在所述第二方向上顺序地位于第一行、第二行和第三行中的第一标准单元、第二标准单元和第三标准单元。所述第一标准单元的互连线中的互连线在所述第二方向上以第一间距布置，所述第二标准单元的互连线中的互连线在所述第二方向上以与所述第一间距不同的第二间距布置，并且所述第三标准单元的互连线中的互连线在所述第二方向上以与所述第一间距和所述第二间距不同的第三间距布置。
[0007]根据本公开的示例实施例，一种装置包括：第一标准单元，其位于衬底上并且包括第一半导体装置和电连接到所述第一半导体装置的第一信号传输线；和第二标准单元，其与所述衬底上的所述第一标准单元接触，并且包括第二半导体装置和电连接到所述第二半导体装置的第二信号传输线。所述第一信号传输线中的第一信号传输线以第一间距布置，并且所述第二信号传输线中的第二信号传输线以与所述第一间距不同的第二间距布置。所述第一标准单元和所述第二标准单元被包括在被配置为执行第一功能的第一电路功能块中。
[0008]根据本公开的示例实施例，一种半导体装置包括：多个电路功能块，其被配置为执行不同的电路功能，并且在衬底上彼此间隔开，并且所述多个电路功能块中的每一个包括多个标准单元。所述多个标准单元包括相对于所述衬底位于同一水平高度上的第一标准单元和第二标准单元，所述第一标准单元包括多条第一互连线，所述第二标准单元包括多条
第二互连线。所述多条第一互连线中的第一互连线和所述多条第二互连线中的第二互连线具有不同的间距。所述多条第一互连线中的所述第一互连线和所述多条第二互连线中的所述第二互连线具有不同的宽度。
附图说明
[0009]根据以下结合附图的详细描述将更清楚地理解本公开的上述和其它方面、特征和优点，在附图中：
[0010]图1是示出根据本公开的示例实施例的设计和制造半导体装置的方法的流程图；
[0011]图2是示出根据本公开的示例实施例的用于设计半导体装置的设计系统的框图；
[0012]图3是示出根据本公开的示例实施例的半导体装置的框图；
[0013]图4是示出根据本公开的示例实施例的半导体装置的布局图；
[0014]图5是示出根据本公开的示例实施例的半导体装置的布局图；
[0015]图6是示出根据本公开的示例实施例的半导体装置的布局图；
[0016]图7A和图7B是示出根据本公开的示例实施例的半导体装置的布局图；
[0017]图8A和图8B是示出根据本公开的示例实施例的半导体装置的布局图；
[0018]图9A和图9B是示出根据本公开的示例实施例的由半导体装置中包括的标准单元提供的单元电路的电路图；
[0019]图10A和图10B是示出根据本公开的示例实施例的半导体装置的布局图；
[0020]图11是示出根据本公开的示例实施例的半导体装置的布局图；
[0021]图12A至图12D是示出根据本公开的示例实施例的半导体装置的截面图；
[0022]图13是示出根据本公开的示例实施例的半导体装置的截面图；以及
[0023]图14是示出根据本公开的示例实施例的半导体装置的截面图。
具体实施方式
[0024]在下文中，将参照附图描述本公开的实施例。
[0025]图1是示出根据示例实施例的设计和制造半导体装置的方法的流程图。
[0026]参照图1，设计和制造半导体装置的方法可以包括设计半导体装置(S10)和制造半导体装置(S20)。设计半导体装置(S10)可以包括设计电路的布局，并且可以由下面参照图2描述的设计系统1来执行。设计系统1可以包括具有由处理器执行的多个命令字的程序。因此，设计半导体装置(S10)可被配置为计算机实现的用于设计电路的工艺。制造半导体装置(S20)可以包括基于设计的布局制造半导体装置，并且可以在半导体工艺模块中执行。
[0027]设计半导体装置(S10)可以包括平面布置(floorplan)S110、电源布置(powerplan)S120、放置(placement)S130、时钟树综合(CTS)S140、布线S150和假设分析S160。
[0028]平面布置S110可以是通过切割和移动逻辑设计的原理电路来物理地设计半导体装置的工艺。在平面布置S110中，可以设置存储器或电路功能块。在该工艺中，例如，可以识别将彼此相邻设置的电路功能块，并且可以考虑可用空间和期望性能来分配用于电路功能块的空间。例如，平面布置S110可以包括生成位置行(site
‑
row)并且在所生成的位置行上形成布线轨迹。位置行可以是用于根据规定的设计规则来设置存储在单元库中的标准单元
的框架。布线轨迹可提供稍后在其上形成互连线的概念线。在示例实施例中，可以在电路功能块中的每一个中设置来自多个单元库的标准单元。因此，布线轨迹可以包括对于每个单元库具有不同默认宽度值的多个布线轨迹。在布线轨迹中，在标准单元中具有不同间距的下互连线可以设置在随后执行的放置S130中。下互连线在不同的标准单元中可以具有相同的宽度或不同的宽度。此外，可以在随后执行的布线S150中将具有不同间距的上互连线设置在布线轨迹上。
[0029]电源布置S120可以是设置互连线的图案的工艺，互连线被配置为将本地电源(例如，驱动电压或地)连接到电路功能块。例如，为了允许以网的形式均匀地向整个芯片供电，可以形成连接电源或地的互连线的图案。在此工艺中，可以基于各种规则以网的形式形成图案。
[0030]放置S130可以是设置形成电路功能块的装置的图案的工艺，并且可以包括设置标准单元。在示例实施例中，每个标准单元可包括半导体装置以及具有至少一个层并连接到半导体装置的下互连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：多个标准单元，其设置在与衬底的上表面平行的第一方向和与所述第一方向相交的第二方向上，其中，所述多个标准单元中的每一个包括有源区、与所述有源区相交的栅极结构、在所述有源区上位于所述栅极结构的两侧的源极/漏极区、以及电连接至所述有源区和所述栅极结构的互连线；和填充物单元，其位于所述多个标准单元中的标准单元之间，其中，所述填充物单元中的每一个包括填充物有源区和与所述填充物有源区相交的填充物栅极结构，其中，所述多个标准单元包括在所述第二方向上顺序地位于第一行、第二行和第三行中的第一标准单元、第二标准单元和第三标准单元，其中，所述第一标准单元的互连线中的互连线在所述第二方向上以第一间距布置，所述第二标准单元的互连线中的互连线在所述第二方向上以与所述第一间距不同的第二间距布置，并且所述第三标准单元的互连线中的互连线在所述第二方向上以与所述第一间距和所述第二间距不同的第三间距布置。2.根据权利要求1所述的半导体装置，其中，所述第一标准单元内的互连线、所述第二标准单元内的互连线和所述第三标准单元内的互连线在所述第二方向上分别具有实质上相同的宽度。3.根据权利要求1所述的半导体装置，其中，所述第一标准单元的互连线在所述第二方向上具有第一宽度，所述第二标准单元的互连线在所述第二方向上具有与所述第一宽度不同的第二宽度，所述第三标准单元的互连线在所述第二方向上具有与所述第一宽度和所述第二宽度不同的第三宽度。4.根据权利要求1所述的半导体装置，其中，所述第一标准单元至所述第三标准单元具有不同的单元高度。5.根据权利要求1所述的半导体装置，其中，所述第一标准单元的有源区、所述第二标准单元的有源区和所述第三标准单元的有源区中的至少一个的宽度不同于所述第一标准单元的有源区、所述第二标准单元的有源区和所述第三标准单元的有源区中的另一个的宽度。6.根据权利要求1所述的半导体装置，其中，所述第一标准单元的互连线、所述第二标准单元的互连线和所述第三标准单元的互连线包括在所述第一方向上沿着所述第一标准单元的边界、所述第二标准单元的边界和所述第三标准单元的边界延伸的相应的电力传输线，并且其中，位于所述第一标准单元和所述第二标准单元之间的边界上的相应的电力传输线在所述第二方向上的宽度不同于位于所述第二标准单元和所述第三标准单元之间的边界上的相应的电力传输线在所述第二方向上的宽度。7.根据权利要求1所述的半导体装置，其中，所述第一标准单元的互连线在所述第二方向上以所述第一间距布置，或者所述第一标准单元的互连线在所述第二方向上在所述第一标准单元的互连线中的互连线之间以作为所述第一间距的倍数的中心间隔布置。8.根据权利要求1所述的半导体装置，其中，所述第二标准单元的互连线的子集在所述第二方向上以大于所述第二间距的第四间距布置。9.根据权利要求8所述的半导体装置，其中，在所述第二标准单元的互连线中，以所述
第四间距布置的所述互连线的子集与所述第二标准单元的边界相邻。10.根据权利要求8所述的半导体装置，其中，在所述第二标准单元的互连线中，以所述第四间距布置的所述互连线的子集在所述第二方向上位于...

【专利技术属性】
技术研发人员：曹多演，金亨沃，朴尚度，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：