一种低抖动和低噪声的时钟信号发生器制造技术

本实用新型专利技术公开了一种低抖动和低噪声的时钟信号发生器，包括电路板，所述电路板顶部的左前方固定连接有主发生器，所述电路板的左后方固定连接有分频模块，所述电路板顶部的后侧固定连接有10MGPS信号输入模块。本实用新型专利技术通过电路板、主发生器、分频模块、MCU模块、10MGPS信号输入模块、信号输出模块、输出缓冲模块、恒温模块、PLL模块和信号转换模块的配合使用，具备低抖动和低噪声的优点，解决了目前时钟信号发生器由于电路设计和采用的器件性能导致普遍的短期稳定性和噪声、抖动性能不是特别理想，并且输出端口不是很多，而且都是简单采用单端BNC接口，这样就导致需要极高性能时钟要求时候，无法满足需求的问题。无法满足需求的问题。无法满足需求的问题。

【技术实现步骤摘要】
一种低抖动和低噪声的时钟信号发生器


[0001]本技术涉及时钟信号发生器
，具体为一种低抖动和低噪声的时钟信号发生器。

技术介绍

[0002]目前以10M时钟作为基准的各种设备非常多，特别是采用GPS的10M基准时钟作为整体系统校准、异地校准的更是非常普及的方案；但是现在目前所有的10M所谓的时钟多数都是在长期稳定性上占有绝对优势，比如GPS的10M基准钟、原子钟，但是由于电路设计和采用的器件性能导致普遍的短期稳定性和噪声、抖动性能不是特别理想，并且输出端口不是很多，而且都是简单采用单端BNC接口，这样就导致需要极高性能时钟要求时候，无法满足需求。

技术实现思路

[0003]本技术的目的在于提供一种低抖动和低噪声的时钟信号发生器，具备低抖动和低噪声的优点，解决了目前时钟信号发生器由于电路设计和采用的器件性能导致普遍的短期稳定性和噪声、抖动性能不是特别理想，并且输出端口不是很多，而且都是简单采用单端BNC接口，这样就导致需要极高性能时钟要求时候，无法满足需求的问题。
[0004]为实现上述目的，本技术提供如下技术方案：一种低抖动和低噪声的时钟信号发生器，包括电路板，所述电路板顶部的左前方固定连接有主发生器，所述电路板的左后方固定连接有分频模块，所述电路板顶部的后侧固定连接有10MGPS信号输入模块，所述电路板顶部的中心处固定连接有恒温模块和PLL模块，所述电路板顶部的前侧固定连接有输出缓冲模块，所述电路板顶部的中心处且位于输出缓冲模块的后侧固定连接有MCU模块，所述电路板顶部的右侧固定连接有信号输出模块，所述电路板顶部的右侧且位于信号输出模块的左侧固定连接有信号转换模块。
[0005]优选的，所述主发生器为超低抖动超低噪声时钟信号发生器LMK03318。
[0006]优选的，所述分频模块包括升频模块和降频模块，升频模块的输入端与主发生器的输出端单向电性连接，降频模块的输入端与升频模块的输出端单向电性连接，降频模块的输出端与MCU模块的输入端单向电性连接。
[0007]优选的，所述MCU模块的输入端分别与10MGPS信号输入模块、恒温模块和PLL模块的输出端单向电性连接，所述MCU模块的输出端与输出缓冲模块的输入端单向电性连接，所述输出缓冲模块的输出端与信号转换模块的输入端单向电性连接，所述MCU模块的输出端与信号转换模块的输入端单向电性连接，所述信号转换模块的输出端与信号输出模块的输入端单向电性连接。
[0008]优选的，所述输出缓冲模块的型号为LMK00725，所述信号转换模块的型号为LMK00804，所述信号输出模块的型号为74VHC1G125DFT1。
[0009]与现有技术相比，本技术的有益效果如下：
[0010]1、本技术通过电路板、主发生器、分频模块、MCU模块、10MGPS信号输入模块、信号输出模块、输出缓冲模块、恒温模块、PLL模块和信号转换模块的配合使用，具备低抖动和低噪声的优点，解决了目前时钟信号发生器由于电路设计和采用的器件性能导致普遍的短期稳定性和噪声、抖动性能不是特别理想，并且输出端口不是很多，而且都是简单采用单端BNC接口，这样就导致需要极高性能时钟要求时候，无法满足需求的问题。
[0011]2、本技术通过分频模块的使用，能够对时钟进行整数分频，此过程采用先升频再降频，从而实现极高的精度和信噪比，通过恒温模块和PLL模块的使用，更进一步保证对温度和震动的免疫程度有所提高。
附图说明
[0012]图1为本技术立体结构图一；
[0013]图2为本技术立体结构图二；
[0014]图3为本技术系统原理图。
[0015]图中：1电路板、2主发生器、3分频模块、4 MCU模块、5 10MGPS信号输入模块、6信号输出模块、7输出缓冲模块、8恒温模块、9 PLL模块、10信号转换模块。
具体实施方式
[0016]请参阅图1
‑
图3，一种低抖动和低噪声的时钟信号发生器，包括电路板1，电路板1顶部的左前方固定连接有主发生器2，电路板1的左后方固定连接有分频模块3，通过分频模块3的使用，能够对时钟进行整数分频，此过程采用先升频再降频，从而实现极高的精度和信噪比，电路板1顶部的后侧固定连接有10MGPS信号输入模块5，通过10MGPS信号输入模块5的使用，作为同步基准将更加完美，用户使用更加专业和规范，避免内部晶振的误差造成的最终偏差，电路板1顶部的中心处固定连接有恒温模块8和PLL模块9，通过恒温模块8和PLL模块9的使用，更进一步保证对温度和震动的免疫程度有所提高，电路板1顶部的前侧固定连接有输出缓冲模块7，电路板1顶部的中心处且位于输出缓冲模块7的后侧固定连接有MCU模块4，电路板1顶部的右侧固定连接有信号输出模块6，通过信号输出模块6做缓冲并做滤波整形阻抗匹配输出，保证最优化的性能，电路板1顶部的右侧且位于信号输出模块6的左侧固定连接有信号转换模块10，通过四路输出缓冲模块7和六路同步的信号输出模块6，将极大满足多路设备同时使用；
[0017]主发生器2为超低抖动超低噪声时钟信号发生器LMK03318；
[0018]分频模块3包括升频模块和降频模块，升频模块的输入端与主发生器2的输出端单向电性连接，降频模块的输入端与升频模块的输出端单向电性连接，降频模块的输出端与MCU模块4的输入端单向电性连接；
[0019]MCU模块4的输入端分别与10MGPS信号输入模块5、恒温模块8和PLL模块9的输出端单向电性连接，MCU模块4的输出端与输出缓冲模块7的输入端单向电性连接，输出缓冲模块7的输出端与信号转换模块10的输入端单向电性连接，MCU模块4的输出端与信号转换模块10的输入端单向电性连接，信号转换模块10的输出端与信号输出模块6的输入端单向电性连接；
[0020]输出缓冲模块7的型号为LMK00725，信号转换模块10的型号为LMK00804，信号输出
模块6的型号为74VHC1G125DFT1。
[0021]使用时，通过分频模块3的使用，能够对时钟进行整数分频，此过程采用先升频再降频，从而实现极高的精度和信噪比，通过恒温模块8和PLL模块9的使用，更进一步保证对温度和震动的免疫程度有所提高，通过10MGPS信号输入模块5的使用，作为同步基准将更加完美，用户使用更加专业和规范，避免内部晶振的误差造成的最终偏差，通过信号输出模块6做缓冲并做滤波整形阻抗匹配输出，保证最优化的性能，通过四路输出缓冲模块7和六路同步的信号输出模块6，将极大满足多路设备同时使用。
[0022]综上所述：该低抖动和低噪声的时钟信号发生器，通过电路板1、主发生器2、分频模块3、MCU模块4、10MGPS信号输入模块5、信号输出模块6、输出缓冲模块7、恒温模块8、PLL模块9和信号转换模块10的配合使用，解决了目前时钟信号发生器由于电路设计和采用的器件性能导致普遍的短期稳定性和噪声、抖动性能不是特别理想，并且输出端口不是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低抖动和低噪声的时钟信号发生器，包括电路板（1），其特征在于：所述电路板（1）顶部的左前方固定连接有主发生器（2），所述电路板（1）的左后方固定连接有分频模块（3），所述电路板（1）顶部的后侧固定连接有10MGPS信号输入模块（5），所述电路板（1）顶部的中心处固定连接有恒温模块（8）和PLL模块（9），所述电路板（1）顶部的前侧固定连接有输出缓冲模块（7），所述电路板（1）顶部的中心处且位于输出缓冲模块（7）的后侧固定连接有MCU模块（4），所述电路板（1）顶部的右侧固定连接有信号输出模块（6），所述电路板（1）顶部的右侧且位于信号输出模块（6）的左侧固定连接有信号转换模块（10）。2.根据权利要求1所述的一种低抖动和低噪声的时钟信号发生器，其特征在于：所述主发生器（2）为超低抖动超低噪声时钟信号发生器LMK03318。3.根据权利要求1所述的一种低抖动和低噪声的时钟信号发生器，其特征在于：所述分频模块（3）包括升频模块和降频模块，升频模块的输入...

【专利技术属性】
技术研发人员：马文军，
申请(专利权)人：石家庄精弘机械制造有限公司，
类型：新型
国别省市：