字线电压产生电路及存储器制造技术

本申请涉及FLASH集成电路技术领域，公开一种字线电压产生电路。电压源产生电路提供电压源；缓冲电路的一端与电压源产生电路的一端电连接，缓冲电路根据电压源生成缓冲电压；擦写编程控制电压及产生电路的一端连接缓冲电路的另一端，擦写编程控制电压及产生电路的另一端连接电压源产生电路的另一端，擦写编程控制电压及产生电路在擦除使能信号为高电平的情况下，根据缓冲电压的驱动生成第一未选中字线电压，在编程信号为高电平的情况下，根据电压源的驱动生成第一选中字线电压。本公开实施例不需要频率补偿电容就可以生成第一未选中字线电压和第一选中字线电压，使得应用本公开实施例的字线电压产生电路的芯片面积更小。本申请还公开一种存储器。申请还公开一种存储器。申请还公开一种存储器。

【技术实现步骤摘要】
字线电压产生电路及存储器


[0001]本申请涉及FLASH集成电路
，例如涉及一种字线电压产生电路及存储器。

技术介绍

[0002]FLASH是一种非挥发存储器，FLASH包括存储阵列、行译码器，列选通器和读取电路。存储阵列在行方向由多个页面(page)构成，每个页面的选通信号为字线(WL)；在列方向由多个位线(BL)贯通。存储阵列在编程(PROG)时，选中的字线(WL_sel)数量为1，其他都是未选中的字线(WL_unsel)；在擦除时，WL_sel数量为2，其他都是WL_unsel。以128Mb的Flash为例，其典型的WL总数量是64000个，在编程时，WL_unsel数量是63999个；在ERASE时，WL_unsel数量是63998个。一个WL上寄生电容是0.5pF，那么在擦除时所有WL_unsel总的电容约为32nF，在编程时所有WL_sel总的电容约为0.5pF。现有技术中，存储阵列在擦除时，字线电压产生电路中的电压源产生电路输出端输出电压源给未选中字线电压产生电路，未选中字线电压产生电路在电压源的驱动下，生成未选中字线电压，未选中字线电压为未选中字线供电，此时，电压源产生电路输出端输出负载的等效电容为32nF。存储阵列在编程时，电压源产生电路输出端输出电压源给选中字线产生电路，选中字线产生电路在电压源的驱动下，生成选中字线电压，选中字线电压为选中字线供电，此时，电压源产生电路输出端输出负载的等效电容为0.5pF。由此，电压源产生电路输出端在擦除时的等效电容为未选中字线的32nF，在编程时的等效电容为选中字线的0.5pF，使得电压源产生电路输出端在擦除时和编程时的负载电容差异很大，为了电压源产生电路的环路频率稳定性，增加了一个电容值在100～300pF之间的频率补偿电容。但是100～300pF的频率补偿电容占用了很大的芯片面积，且增加了芯片的成本。

技术实现思路

[0003]为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
[0004]本公开实施例提供一种字线电压产生电路及存储器，以制作出面积更小的芯片。
[0005]在一些实施例中，所述字线电压产生电路包括：电压源产生电路，用于提供电压源；缓冲电路，一端与所述电压源产生电路的一端电连接，所述缓冲电路用于根据所述电压源生成缓冲电压；擦写编程控制电压及产生电路，一端连接所述缓冲电路的另一端，所述擦写编程控制电压及产生电路的另一端连接所述电压源产生电路的另一端，所述擦写编程控制电压及产生电路用于在擦除使能信号为高电平的情况下，根据所述缓冲电压的驱动生成第一未选中字线电压，在编程信号为高电平的情况下，根据所述电压源的驱动生成第一选中字线电压。
[0006]在一些实施例中，所述存储器，包括字线电压输出电路和如上述的字线电压产生电路，字线电压输出电路连接字线电压产生电路，字线电压输出电路用于根据选中字线电
压和未选中字线电压生成输出字线电压。
[0007]本公开实施例提供的字线电压产生电路及存储器，可以实现以下技术效果：通过电压源产生电路提供电压源，缓冲电路根据电压源生成缓冲电压，擦写编程控制电压及产生电路在编程信号为高电平的情况下，根据电压源的驱动生成第一选中字线电压，由于第一选中字线电压为选中字线供电，从而使得选中字线的等效电容与电压源产生电路输出端的负载电容相同。擦写编程控制电压及产生电路根据缓冲电压的驱动生成第一未选中字线电压，由于未选中字线电压用于为未选中字线供电，从而使得未选中字线的等效电容与缓冲电路输出端的负载电容相同。本公开实施例通过缓存电路将未选中字线的等效电容和选中字线的等效电容隔离开，不需要频率补偿电容就可以生成第一未选中字线电压和第一选中字线电压，从而实现对存储阵列的编程和擦除。由于频率补偿电容的电容值很大，电容值越大电容所占面积就越大，因此，应用本公开实施例的字线电压产生电路和存储器的芯片面积更小。
[0008]以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
[0009]一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
[0010]图1是本公开实施例提供的一个字线电压产生电路的结构示意图；
[0011]图2是本公开实施例提供的第二个字线电压产生电路的结构示意图；
[0012]图3是本公开实施例提供的第三个字线电压产生电路的结构示意图；
[0013]图4是本公开实施例提供的第四个字线电压产生电路的结构示意图；
[0014]图5是本公开实施例提供的一个字线电压输出电路的结构示意图。
[0015]附图标记：
[0016]1：电压源产生电路；2：缓冲电路；3：擦写编程控制电压及产生电路；4：运算放大器；5：第一PMOS(positive channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)管；6：第一电容；7：第一电阻；8：逻辑控制电路；9：第二电阻；10：第一NMOS(N
‑
Metal
‑
Oxide
‑
Semiconductor，N型金属
‑
氧化物
‑
半导体)管；11：第三电阻；12：第一传输门；13：第二传输门；14：第一反相器；15：第二NMOS管；16：第二PMOS管；17：第三NMOS管；18：第三PMOS管；19：电平转移电路(Level
‑
shift)；20：第四PMOS管；21：第五PMOS管；22：第六PMOS管；23：第七PMOS管；24：第八PMOS管；25：第四NMOS管；26：第五NMOS管；27：第六NMOS管；28：第七NMOS管；29：第八NMOS管；30：第二反相器；31：第二电容；32：未选中字线电压产生电路；33：选中字线电压产生电路；34：存储器页面(Flash page)。
具体实施方式
[0017]为了能够更加详尽地了解本公开实施例的特点与
技术实现思路
，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化
附图，熟知的结构和装置可以简化展示。
[0018]本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种字线电压产生电路，其特征在于，包括：电压源产生电路，用于提供电压源；缓冲电路，一端与所述电压源产生电路的一端电连接，所述缓冲电路用于根据所述电压源生成缓冲电压；擦写编程控制电压及产生电路，一端连接所述缓冲电路的另一端，所述擦写编程控制电压及产生电路的另一端连接所述电压源产生电路的另一端，所述擦写编程控制电压及产生电路用于在擦除使能信号为高电平的情况下，根据所述缓冲电压的驱动生成第一未选中字线电压，在编程信号为高电平的情况下，根据所述电压源的驱动生成第一选中字线电压。2.根据权利要求1所述的字线电压产生电路，其特征在于，所述电压源产生电路包括：运算放大器，负输入端连接参考电压，所述运算放大器的正输入端连接第一电阻的一端和第二电阻的第一端，所述运算放大器的输出端连接第一PMOS管的栅极和第一电容的上极板；所述第一PMOS管，源极连接第一电源，所述第一PMOS管的漏极分别连接所述缓冲电路和所述擦写编程控制电压及产生电路；所述第一电容，下极板连接所述第一PMOS管的漏极；所述第一电阻，另一端连接所述第一PMOS管的漏极；逻辑控制电路，一端连接所述擦除使能信号，所述逻辑控制电路的另一端连接所述第二电阻的第二端，所述逻辑控制电路用于在所述擦除使能信号为高电平的情况下，调低所述第二电阻的阻值；所述第二电阻，第三端接地。3.根据权利要求1所述的字线电压产生电路，其特征在于，所述缓冲电路包括：第一NMOS管，栅极分别连接所述电压源产生电路和所述擦写编程控制电压及产生电路的一端，所述第一NMOS管的源极连接第一电源，所述第一NMOS管的漏极分别连接第三电阻的一端和所述擦写编程控制电压及产生电路的另一端；第三电阻，另一端接地。4.根据权利要求1所述的字线电压产生电路，其特征在于，所述擦写编程控制电压及产生电路包括：未选中字线电压产生电路，连接所述缓冲电路，所述未选中字线电压产生电路在擦除使能信号为高电平的情况下，根据所述缓冲电压的驱动生成第一未选中字线电压，在擦除使能信号为低电平的情况下，生成第二未选中字线电压；选中字线电压产生电路，连接所述电压源产生电路，所述选中字线电压产生电路在编程使能信号为高电平的情况下，根据所述电压源的驱动生成第一选中字线电压；在编程使能信号为低电平的情况下，生成第二选中字线电压。5.根据权利要求4所述的字线电压产生电路，其特征在于，所述未选中字线电压产生电路包括：第一传输门，第一控制端连接所述擦除使能信号，所述第一传输门的输入端连接所述缓冲电路，所述第一传输门的第二控制端分别连接第一反相器的输出端和第二传输门的第一控制端，所述第一传输门的输出端连接所述第二传输门的输出端；所述第二传输门，第二控制端连接所述使能控制信号，所述第二传输门的输入端接地；
第一反相器，输入端连接所述使能控制信号。6.根据权利要求5所述...

【专利技术属性】
技术研发人员：马继荣，
申请(专利权)人：北京紫光青藤微系统有限公司，
类型：发明
国别省市：