晶圆级扇出封装结构及其制备方法技术

本发明专利技术的实施例提供了一种晶圆级扇出封装结构及其制备方法，涉及芯片封装技术领域，该方法可以同时制备功能芯片和基底晶圆，在制备好功能芯片和基底晶圆后，将功能芯片倒装贴设在芯片贴装区，然后在基底晶圆上设置塑封体，然后在塑封体上完成布线，以形成晶圆布线层，最后在晶圆布线层上植球后切割。相较于现有技术，本发明专利技术能够同时进行基底晶圆和功能芯片的制作，并直接将功能芯片贴设在基底晶圆上完成芯片制作，相较于常规的依次形成层级结构，本发明专利技术能够大幅降低工艺难度，并且能实现功能芯片全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。有效改善晶圆级扇出封装的流片时间。有效改善晶圆级扇出封装的流片时间。

【技术实现步骤摘要】
晶圆级扇出封装结构及其制备方法


[0001]本专利技术涉及芯片封装
，具体而言，涉及一种晶圆级扇出封装结构及其制备方法。

技术介绍

[0002]随着半导体行业的快速发展，晶圆级扇出封装结构广泛应用于半导体行业中。随着芯片变得越来越小，讯号接点数越来越多，传统的封装已不能满足高接点数的需求。晶圆级扇出封装技术(FOWLP)是对晶圆级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片讯号接点端口引出，在重构的塑封体上形成焊球或凸点终端数组，在一定范围内可替代传统的引线键和焊球数组(WBBGA)封装或倒装芯片焊球数组(FCBGA)封装(<500讯号接点数)封装结构，特别适用于蓬勃发展的便携式消费电子领域。
[0003]FOWLP工艺主要有eWLB(Embedded Wafer Level BGA)技术，标准的eWLB工艺流程如下:首先在一个载片上贴膜，然后把芯片焊盘面朝下放置于膜上，使用晶圆级注塑工艺，将芯片塑封到塑封料中，固化模塑料，移除载片，之后对塑有芯片的塑封料圆片进行晶圆级工艺，在芯片焊盘暴露的一侧进行钝化、金属再布线、制备凸点底部金属层、植球，最后切片完成封装。过往的晶圆级扇出封装整体流片时间长达一个月之久，耗时长，对于芯片的封装代工实为一种考验。

技术实现思路

[0004]本专利技术的目的包括，例如，提供了一种晶圆级扇出封装结构的制备方法和晶圆级扇出封装结构，其能够缩短工艺流程时间，有效改善晶圆级扇出封装的流片时间。
[0005]本专利技术的实施例可以这样实现：
[0006]第一方面，本专利技术提供一种晶圆级扇出封装结构的制备方法，包括：
[0007]制备一侧加工有第一导电柱的功能芯片；
[0008]制备表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；
[0009]将所述功能芯片倒置入所述芯片贴装区，以使所述第一导电柱与所述基底晶圆连接；
[0010]在所述基底晶圆上设置包覆在所述功能芯片和所述第二导电柱外的塑封体；
[0011]在所述塑封体上设置与所述第二导电柱连接的晶圆布线层；
[0012]在所述晶圆布线层上植球，以形成焊球；
[0013]切割所述塑封体和所述基底晶圆；
[0014]其中，所述功能芯片和所述基底晶圆同时制备。
[0015]在可选的实施方式中，制备一侧加工有第一导电柱的功能芯片的步骤，包括：
[0016]提供一功能晶圆；
[0017]在所述功能晶圆上形成第一导电柱；
[0018]切割所述功能晶圆，以形成所述功能芯片。
[0019]在可选的实施方式中，制备表面加工有第二导电柱的基底晶圆的步骤，包括：
[0020]提供一基底硅片；
[0021]在所述基底硅片上进行重布线路工艺，以形成基底线路层；
[0022]在所述基底线路层上形成第二导电柱；
[0023]其中，所述基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在所述芯片贴装区的周围，所述第二导电柱设置在所述连接导电区。
[0024]在可选的实施方式中，在所述塑封体上设置与所述第二导电柱电连接的晶圆布线层的步骤之前，所述方法还包括：
[0025]研磨所述塑封体，以使所述第二导电柱露出。
[0026]在可选的实施方式中，切割所述塑封体和所述基底晶圆的步骤之前，所述方法还包括：
[0027]研磨所述基底晶圆远离所述塑封体的一侧表面，以减薄所述基底晶圆。
[0028]在可选的实施方式中，研磨所述基底晶圆远离所述塑封体的一侧表面的步骤之后，所述方法还包括：
[0029]在所述基底晶圆远离所述塑封体的一侧表面设置背胶膜层。
[0030]在可选的实施方式中，将所述功能芯片倒置入所述芯片贴装区的步骤，包括：
[0031]将多个所述功能芯片倒置入所述芯片贴装区，以使每个所述功能芯片上的所述第一导电柱与所述基底晶圆连接；
[0032]其中，多个所述功能芯片中至少两个尺寸不同。
[0033]在可选的实施方式中，将所述功能芯片倒置入所述芯片贴装区的步骤，包括：
[0034]将多个所述功能芯片一一对应地倒置入多个所述芯片贴装区，以使每个所述功能芯片上的所述第一导电柱与所述基底晶圆连接；
[0035]其中，多个所述功能芯片中至少两个尺寸不同。
[0036]第二方面，本专利技术提供一种晶圆级扇出封装结构，其采用如前述实施方式任一项所述的晶圆级扇出封装结构的制备方法制备形成，所述晶圆级扇出封装结构包括：
[0037]表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；
[0038]倒置贴装在所述芯片贴装区的功能芯片，其中所述功能芯片一侧加工有第一导电柱，所述第一导电柱与所述基底晶圆连接；
[0039]设置在所述基底晶圆上，并包覆在所述功能芯片和所述第二导电柱外的塑封体；
[0040]设置在所述塑封体上，并与所述第二导电柱连接的晶圆布线层；
[0041]以及，设置在所述晶圆布线层上的焊球。
[0042]在可选的实施方式中，所述芯片贴装区内贴装有多个所述功能芯片，且多个所述功能芯片中至少两个尺寸不同。
[0043]在可选的实施方式中，所述基底晶圆上设置有多个芯片贴装区，每个所述芯片贴装区内均贴装有所述功能芯片，且多个所述功能芯片中至少两个尺寸不同。
[0044]本专利技术实施例的有益效果包括，例如：
[0045]本专利技术实施例提供的晶圆级扇出封装结构的制备方法，可以同时制备功能芯片和
基底晶圆，其中功能芯片一侧加工有第一导电柱，基底晶圆的表面加工有第二导电柱，且基底晶圆上具有芯片贴装区，第二导电柱设置在芯片贴装区周围，在制备好功能芯片和基底晶圆后，将功能芯片倒装贴设在芯片贴装区，使得第一导电柱与基底晶圆连接，然后在基底晶圆上设置包覆在功能芯片和第二导电柱外的塑封体，然后在塑封体上完成布线，以形成晶圆布线层，最后在晶圆布线层上植球后切割，以得到单颗的晶圆级扇出封装结构。相较于现有技术，本专利技术提供的晶圆级扇出封装结构的制备方法，能够同时进行基底晶圆和功能芯片的制作，并直接将功能芯片贴设在基底晶圆上完成芯片制作，相较于常规的依次形成层级结构，本专利技术能够大幅降低工艺难度，并且能实现功能芯片全面性包封使之提高封装可靠性，具有整体封装时间短及成本低等优势，缩短了工艺流程时间，有效改善晶圆级扇出封装的流片时间。
附图说明
[0046]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0047]图1为本专利技术第一实施例提供的晶圆级扇出封装结构的制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶圆级扇出封装结构的制备方法，其特征在于，包括：制备一侧加工有第一导电柱的功能芯片；制备表面加工有第二导电柱的基底晶圆，其中所述基底晶圆上具有芯片贴装区，所述第二导电柱设置在芯片贴装区周围；将所述功能芯片倒置入所述芯片贴装区，以使所述第一导电柱与所述基底晶圆连接；在所述基底晶圆上设置包覆在所述功能芯片和所述第二导电柱外的塑封体；在所述塑封体上设置与所述第二导电柱连接的晶圆布线层；在所述晶圆布线层上植球，以形成焊球；切割所述塑封体和所述基底晶圆；其中，所述功能芯片和所述基底晶圆同时制备。2.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，制备一侧加工有第一导电柱的功能芯片的步骤，包括：提供一功能晶圆；在所述功能晶圆上形成第一导电柱；切割所述功能晶圆，以形成所述功能芯片。3.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，制备表面加工有第二导电柱的基底晶圆的步骤，包括：提供一基底硅片；在所述基底硅片上进行重布线路工艺，以形成基底线路层；在所述基底线路层上形成第二导电柱；其中，所述基底线路层上具有芯片贴装区和连接导电区，连接导电区围设在所述芯片贴装区的周围，所述第二导电柱设置在所述连接导电区。4.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，在所述塑封体上设置与所述第二导电柱电连接的晶圆布线层的步骤之前，所述方法还包括：研磨所述塑封体，以使所述第二导电柱露出。5.根据权利要求1所述的晶圆级扇出封装结构的制备方法，其特征在于，切割所述塑封体和所述基底晶圆的步骤之前，所述方法还包括：研磨所述基底晶圆远离所述塑封体的一侧表面，以减薄所述基底晶圆。6.根据权利要求5所述的晶圆级扇出封装结构的制备方法，其特征在于，研磨所述基底晶圆远离所述塑封体的一侧表面的步骤之后，所述方法...

【专利技术属性】
技术研发人员：钟磊，李利，张超，何正鸿，
申请(专利权)人：甬矽半导体宁波有限公司，
类型：发明
国别省市：