一种芯片验证方法、装置、系统、控制服务器及介质制造方法及图纸

本申请实施例提供了一种芯片验证方法、装置、系统、控制服务器及介质，涉及测试技术领域。本申请实施例的技术方案包括：控制服务器确定当前待验证地址空间对应的第一MSID和第一偏移值，其中每个MSID对应待验证芯片的一段地址空间，第一偏移值用于表示待验证地址空间的起始地址相对于第一MSID所对应地址空间的起始地址的偏移值。然后向待验证芯片发送写操作命令，再向待验证芯片发送读操作命令。之后基于待写入数据和从待验证芯片中读取到的目标数据对待验证芯片进行验证。然后返回确定第一MSID和第一偏移值的步骤，直至完成对待验证芯片所有地址空间的验证。本申请实施例可以在节省人力的基础上，对芯片的地址范围进行全面验证。验证。验证。

【技术实现步骤摘要】
一种芯片验证方法、装置、系统、控制服务器及介质


[0001]本专利技术涉及测试
，特别是涉及一种芯片验证方法、装置、系统、控制服务器及介质。

技术介绍

[0002]在芯片设计的过程中，对芯片的原型验证是一个重要的环节，通过对芯片的验证能够在芯片制造之前发现芯片设计存在的问题，有利于减少开发成本。
[0003]目前主要通过仿真平台对芯片进行验证，但仿真平台的运行频率较慢，真实环境的运行频率一般是仿真平台运行频率的一千倍以上，甚至三四千倍。假设真实芯片执行一项操作需要一分钟，那么仿真平台中的芯片执行同样的操作则需要三四千分钟。如果芯片需访问的地址空间范围较大，那么为了在仿真平台对芯片进行验证，则需要遍历大范围的地址空间，例如4吉字节（Gigabyte，G）甚至上百G的地址范围。因在仿真平台中遍历大范围的地址空间所需的时间较长，所以目前一般由人工选择一部分地址进行验证，无法对芯片所需访问的地址范围进行全面覆盖，且浪费了大量的人力。

技术实现思路

[0004]本申请实施例的目的在于提供一种芯片验证方法、装置、系统、控制服务器及介质，以实现在节省人力的基础上，对芯片的地址范围进行全面验证。具体技术方案如下：第一方面，本申请实施例提供了一种芯片验证方法，应用于控制服务器，所述方法包括：确定当前待验证地址空间对应的第一内存空间标识符MSID和第一偏移值，每个MSID对应待验证芯片的一段地址空间，所述第一偏移值用于表示所述待验证地址空间的起始地址相对于所述第一MSID所对应地址空间的起始地址的偏移值；向所述待验证芯片发送写操作命令，所述写操作命令包括所述第一MSID、所述第一偏移值和待写入数据；向所述待验证芯片发送读操作命令，所述读操作命令包括所述第一MSID和所述第一偏移值；基于所述待写入数据和从所述待验证芯片中读取到的目标数据对所述待验证芯片进行验证；返回确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤，直至完成对所述待验证芯片所有地址空间的验证。
[0005]可选的，确定当前待验证地址空间对应的第一MSID和第一偏移值，包括：获取上一次验证的地址空间对应的第二MSID和第二偏移值，以及上一次验证的地址空间长度；若所述第二MSID对应的地址空间未被完全验证，则将所述第二MSID作为所述第一MSID，将所述第二偏移值与所述地址空间长度的和值，作为所述第一偏移值；
若所述第二MSID对应的地址空间已被完全验证，将与所述第二MSID相邻的下一个MSID作为所述第一MSID，将0作为所述第一偏移值。
[0006]可选的，所述确定当前待验证地址空间对应的第一MSID和第一偏移值，包括：获取上一次验证的地址空间对应的第二MSID和第二偏移值；将与所述第二MSID相邻的下一个MSID作为所述第一MSID，将所述下一个MSID对应的地址空间中未被验证的第一个地址相对于所述下一个MSID所对应地址空间的起始地址之间的偏移值，作为所述第一偏移值。
[0007]可选的，所述向所述待验证芯片发送写操作命令，包括：通过高速串行计算机扩展总线PCIE接口向所述待验证芯片的地址转换单元ATU发送所述写操作命令，以使得所述ATU基于所述第一MSID和所述第一偏移值计算待写入地址，并向所述待写入地址写入所述待写入数据；所述向所述待验证芯片发送读操作命令，包括：通过PCIE接口向所述待验证芯片的ATU发送所述读操作命令，以使得所述ATU基于所述第一MSID和所述第一偏移值计算待读取地址，并从所述待读取地址处读取所述目标数据，将所述目标数据发送给所述控制服务器。
[0008]可选的，在确定当前待验证地址空间对应的第一MSID和第一偏移值之前，所述方法还包括：在对所述待验证芯片的ATU进行初始化过程中，通过所述PCIE接口为所述待验证芯片的ATU配置MSID与地址空间之间的映射关系。
[0009]可选的，确定当前待验证地址空间对应的第一MSID和第一偏移值，包括：在所述控制服务器处于空闲状态的情况下，执行确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤；所述方法还包括：在所述控制服务器处于非空闲状态的情况下，暂停执行确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤，并记录上一次验证的地址空间对应的第二MSID和第二偏移值，以及上一次验证的地址空间长度；当所述控制服务器恢复空闲状态时，继续执行确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤。
[0010]第二方面，本申请实施例提供了一种芯片验证装置，应用于控制服务器，所述装置包括：确定模块，用于确定当前待验证地址空间对应的第一内存空间标识符MSID和第一偏移值，每个MSID对应待验证芯片的一段地址空间，所述第一偏移值用于表示所述待验证地址空间的起始地址相对于所述第一MSID所对应地址空间的起始地址的偏移值；发送模块，用于向所述待验证芯片发送写操作命令，所述写操作命令包括所述第一MSID、所述第一偏移值和待写入数据；所述发送模块，还用于向所述待验证芯片发送读操作命令，所述读操作命令包括所述第一MSID和所述第一偏移值；验证模块，用于基于所述待写入数据和从所述待验证芯片中读取到的目标数据对所述待验证芯片进行验证；
返回模块，用于返回确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤，直至完成对所述待验证芯片所有地址空间的验证。
[0011]可选的，所述确定模块，具体用于：获取上一次验证的地址空间对应的第二MSID和第二偏移值，以及上一次验证的地址空间长度；若所述第二MSID对应的地址空间未被完全验证，则将所述第二MSID作为所述第一MSID，将所述第二偏移值与所述地址空间长度的和值，作为所述第一偏移值；若所述第二MSID对应的地址空间已被完全验证，将与所述第二MSID相邻的下一个MSID作为所述第一MSID，将0作为所述第一偏移值。
[0012]可选的，所述确定模块，具体用于：获取上一次验证的地址空间对应的第二MSID和第二偏移值；将与所述第二MSID相邻的下一个MSID作为所述第一MSID，将所述下一个MSID对应的地址空间中未被验证的第一个地址相对于所述下一个MSID所对应地址空间的起始地址之间的偏移值，作为所述第一偏移值。
[0013]可选的，所述发送模块，具体用于：通过高速串行计算机扩展总线PCIE接口向所述待验证芯片的地址转换单元ATU发送所述写操作命令，以使得所述ATU基于所述第一MSID和所述第一偏移值计算待写入地址，并向所述待写入地址写入所述待写入数据；所述发送模块，具体用于：通过PCIE接口向所述待验证芯片的ATU发送所述读操作命令，以使得所述ATU基于所述第一MSID和所述第一偏移值计算待读取地址，并从所述待读取地址处读取所述目标数据，将所述目标数据发送给所述控制服务器。
[0014]可选的，所述装置还包括：配置模块，用于在确定当前待验证地址空间对应的第一MSID和第一偏移值之前，在对所述待验证芯片的ATU进行初始化过程中，通过所述PCIE接口为所述待验证芯片的ATU本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片验证方法，其特征在于，应用于控制服务器，所述方法包括：确定当前待验证地址空间对应的第一内存空间标识符MSID和第一偏移值，每个MSID对应待验证芯片的一段地址空间，所述第一偏移值用于表示所述待验证地址空间的起始地址相对于所述第一MSID所对应地址空间的起始地址的偏移值；向所述待验证芯片发送写操作命令，所述写操作命令包括所述第一MSID、所述第一偏移值和待写入数据；向所述待验证芯片发送读操作命令，所述读操作命令包括所述第一MSID和所述第一偏移值；基于所述待写入数据和从所述待验证芯片中读取到的目标数据对所述待验证芯片进行验证；返回确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤，直至完成对所述待验证芯片所有地址空间的验证。2.根据权利要求1所述的方法，其特征在于，确定当前待验证地址空间对应的第一MSID和第一偏移值，包括：获取上一次验证的地址空间对应的第二MSID和第二偏移值，以及上一次验证的地址空间长度；若所述第二MSID对应的地址空间未被完全验证，则将所述第二MSID作为所述第一MSID，将所述第二偏移值与所述地址空间长度的和值，作为所述第一偏移值；若所述第二MSID对应的地址空间已被完全验证，将与所述第二MSID相邻的下一个MSID作为所述第一MSID，将0作为所述第一偏移值。3.根据权利要求1所述的方法，其特征在于，确定当前待验证地址空间对应的第一MSID和第一偏移值，包括：获取上一次验证的地址空间对应的第二MSID和第二偏移值；将与所述第二MSID相邻的下一个MSID作为所述第一MSID，将所述下一个MSID对应的地址空间中未被验证的第一个地址相对于所述下一个MSID所对应地址空间的起始地址之间的偏移值，作为所述第一偏移值。4.根据权利要求2所述的方法，其特征在于，所述向所述待验证芯片发送写操作命令，包括：通过高速串行计算机扩展总线PCIE接口向所述待验证芯片的地址转换单元ATU发送所述写操作命令，以使得所述ATU基于所述第一MSID和所述第一偏移值计算待写入地址，并向所述待写入地址写入所述待写入数据；所述向所述待验证芯片发送读操作命令，包括：通过PCIE接口向所述待验证芯片的ATU发送所述读操作命令，以使得所述ATU基于所述第一MSID和所述第一偏移值计算待读取地址，并从所述待读取地址处读取所述目标数据，将所述目标数据发送给所述控制服务器。5.根据权利要求4所述的方法，其特征在于，在确定当前待验证地址空间对应的第一MSID和第一偏移值之前，所述方法还包括：在对所述待验证芯片的ATU进行初始化过程中，通过所述PCIE接口为所述待验证芯片的ATU配置MSID与地址空间之间的映射关系。
6.根据权利要求1所述的方法，其特征在于，确定当前待验证地址空间对应的第一MSID和第一偏移值，包括：在所述控制服务器处于空闲状态的情况下，执行确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤；所述方法还包括：在所述控制服务器处于非空闲状态的情况下，暂停执行确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤，并记录上一次验证的地址空间对应的第二MSID和第二偏移值，以及上一次验证的地址空间长度；当所述控制服务器恢复空闲状态时，继续执行确定当前待验证地址空间对应的第一MSID和第一偏移值的步骤。7.一种芯片验证装置，其特征在于，应用于控制服务器，所述装置包括：确定模块，用于确定当前待验证地址空间对应的第一内存空间标识符MSID和第一偏移值，每个MSID对应待验证芯片的一段地址空间，所述第一偏移值用于表示所述待验证地址空间的起始地址相对于所述第一MSID所对应地址空间的起始地址的偏移值；发送模块，用于向所述待验证芯片发送写操作命令，所述写操作命令包括所述第一MSID、所述第一偏移值和待写入数据；所述发...

【专利技术属性】
技术研发人员：李毅，刘李玮玮，彭赢，
申请(专利权)人：新华三半导体技术有限公司，
类型：发明
国别省市：