一种半导体器件及其形成方法技术

本公开实施例公开了一种半导体器件及其形成方法。所述半导体器件包括：衬底；栅极，所述栅极位于所述衬底上；源漏掺杂区，所述源漏掺杂区分别位于所述栅极两侧的所述衬底上；接触插塞，所述接触插塞设置于所述衬底上，所述接触插塞的底部与所述源漏掺杂区电连接；隔离层，所述隔离层设置于所述源漏掺杂区内，所述隔离层位于所述接触插塞的下方，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料。通过在接触插塞与源漏掺杂区下表面之间引入一层绝缘层，隔断源漏掺杂区与衬底之间的接合界面处产生的耗尽层，增大了耗尽层与接触插塞之间的距离，从而能够减小接合界面漏电，同时不影响器件的电流导通路径。径。径。

【技术实现步骤摘要】
一种半导体器件及其形成方法


[0001]本公开涉及半导体
，尤其涉及一种半导体器件及其形成方法。

技术介绍

[0002]金属氧化物半导体场效应晶体管(MOSFET)是现今半导体产品中相当重要的电子元件。MOSFET的电性能直接关系到集成电路品质的高低。MOSFET漏电涉及到芯片在待机(Standby)状态下的功耗，器件的稳定性和使用寿命等，一直是限制半导体行业发展的一个主要问题。随着器件集成度日益提高，如何抑制MOSFET漏电成为现阶段亟需解决的技术问题。

技术实现思路

[0003]本公开实施例提供了一种半导体器件，包括：衬底；栅极，所述栅极位于所述衬底上；源漏掺杂区，所述源漏掺杂区分别位于所述栅极两侧的所述衬底上；接触插塞，所述接触插塞设置于所述衬底上，所述接触插塞的底部与所述源漏掺杂区电连接；隔离层，所述隔离层设置于所述源漏掺杂区内，所述隔离层位于所述接触插塞的下方，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料。
[0004]在一些实施例中，所述隔离层沿平行于衬底方向的宽度等于所述源漏掺杂区沿平行于衬底方向的截面的宽度。
[0005]在一些实施例中，所述源漏掺杂区包括第一源漏掺杂区和第二源漏掺杂区，其中，所述第二源漏掺杂区位于所述第一源漏掺杂区的上方，且所述隔离层的上表面低于或齐平于所述第二源漏掺杂区的下表面。
[0006]在一些实施例中，所述隔离层为帽状结构，所述帽状结构包括沿平行于衬底方向延伸的水平部分和沿垂直于衬底方向延伸的竖直部分，且所述竖直部分位于所述水平部分的上方。
[0007]在一些实施例中，所述接触插塞包括金属硅化物层和导电插塞，所述金属硅化物层位于所述导电插塞与所述源漏掺杂区之间，且所述金属硅化物层电连接所述导电插塞与所述源漏掺杂区。
[0008]在一些实施例中，所述隔离层的材料包括二氧化硅。
[0009]本公开实施例还提供了一种半导体器件的形成方法，包括：提供衬底；在所述衬底上形成栅极；在所述栅极两侧的所述衬底上形成源漏掺杂区；在所述源漏掺杂区内形成隔离层，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料；在所述隔离层的上方形成接触插塞，所述接触插塞的底部与所述源漏掺杂区电连接。
[0010]在一些实施例中，所述在所述源漏掺杂区内形成隔离层，包括：在所述源漏掺杂区内进行氧离子注入，所述氧离子的注入深度高于所述源漏掺杂区的下表面深度；进行热处理工艺，使得所述氧离子与所述源漏掺杂区中的材料发生反应从而形成隔离层。
[0011]在一些实施例中，在所述隔离层的上方形成接触插塞，包括：在所述衬底上形成介
质层，所述介质层覆盖所述源漏掺杂区；刻蚀所述介质层直至暴露出源漏掺杂区表面，形成开口；刻蚀暴露出的所述源漏掺杂区表面形成凹槽结构，由所述开口和所述凹槽结构构成接触孔；沉积导电材料，所述导电材料填充所述接触孔形成接触插塞。
[0012]在一些实施例中，所述在所述隔离层的上方形成接触插塞，包括：在所述凹槽结构内形成金属硅化物层；在所述金属硅化物层上形成导电插塞，所述导电插塞通过所述金属硅化物层与所述源漏掺杂区电连接。
[0013]在一些实施例中，所述隔离层沿平行于衬底方向的宽度等于所述源漏掺杂区沿平行于衬底方向的截面的宽度。
[0014]本公开实施例还提供了一种半导体器件的形成方法，包括：提供衬底；在所述衬底上形成栅极；在所述栅极两侧的所述衬底上形成第一源漏掺杂区预层；在所述第一源漏掺杂区预层内进行氧离子注入，所述氧离子的注入深度高于所述源漏掺杂区预层的下表面深度；刻蚀所述第一源漏掺杂区预层形成沟槽和位于沟槽下方的第一源漏掺杂区，所述沟槽的下表面高于注入的所述氧离子的最大浓度位置；在所述沟槽内形成第二源漏掺杂区；进行热处理工艺，使得所述氧离子与所述第一源漏掺杂区中的材料发生反应从而形成隔离层；在所述隔离层的上方形成接触插塞，所述接触插塞的底部与所述第二源漏掺杂区电连接。
[0015]在一些实施例中，在所述隔离层的上方形成接触插塞，包括：在所述衬底上形成介质层，所述介质层覆盖所述第二源漏掺杂区；刻蚀所述介质层直至暴露出第二源漏掺杂区表面，形成开口；刻蚀暴露出的所述第二源漏掺杂区表面形成凹槽结构，由所述开口和所述凹槽结构构成接触孔；沉积导电材料，所述导电材料填充所述接触孔形成接触插塞。
[0016]在一些实施例中，所述在所述隔离层的上方形成接触插塞，包括：在所述凹槽结构内形成金属硅化物层；在所述金属硅化物层上形成导电插塞，所述导电插塞通过所述金属硅化物层与所述第二源漏掺杂区电连接。
[0017]在一些实施例中，在所述沟槽内形成第二源漏掺杂区，包括：在所述沟槽中进行选择性外延生长第二源漏掺杂区材料；对所述第二源漏掺杂区材料进行源漏掺杂离子注入形成第二源漏掺杂区。
[0018]本公开实施例提供了一种半导体器件，包括：衬底；栅极，所述栅极位于所述衬底上；源漏掺杂区，所述源漏掺杂区分别位于所述栅极两侧的所述衬底上；接触插塞，所述接触插塞设置于所述衬底上，所述接触插塞的底部与所述源漏掺杂区电连接；隔离层，所述隔离层设置于所述源漏掺杂区内，所述隔离层位于所述接触插塞的下方，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料。本公开通过在接触插塞与源漏掺杂区下表面之间引入一层绝缘层，隔断源漏掺杂区与衬底之间的接合界面(Junction)处产生的耗尽层，增大了耗尽层与接触插塞之间的距离，从而能够减小接合界面漏电，同时不影响器件的电流导通路径。
[0019]本公开附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本公开的实践了解到。
附图说明
[0020]为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所
需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本公开一实施例的半导体器件的剖面示意图；
[0022]图2为本公开另一实施例的半导体器件的剖面示意图；
[0023]图3为本公开另一实施例的半导体器件的剖面示意图；
[0024]图4为本公开另一实施例的半导体器件的剖面示意图；
[0025]图5为本公开一实施例的半导体器件的形成方法的流程图；
[0026]图6a至图6i为本公开一实施例的半导体器件在制备过程中的器件结构示意图；
[0027]图7a至图7b为本公开另一实施例的半导体器件在制备过程中的器件结构示意图；
[0028]图8为本公开一实施例的半导体器件的形成方法的流程图；
[0029]图9a至图9i为本公开一实施例的半导体器件在制备过程中的器件结构示意图；
[0030]图10a至图10b为本公开另一实施例的半导体器件在制备过程中的器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；栅极，所述栅极位于所述衬底上；源漏掺杂区，所述源漏掺杂区分别位于所述栅极两侧的所述衬底上；接触插塞，所述接触插塞设置于所述衬底上，所述接触插塞的底部与所述源漏掺杂区电连接；隔离层，所述隔离层设置于所述源漏掺杂区内，所述隔离层位于所述接触插塞的下方，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料。2.根据权利要求1所述的半导体器件，其特征在于，所述隔离层沿平行于衬底方向的宽度等于所述源漏掺杂区沿平行于衬底方向的截面的宽度。3.根据权利要求1所述的半导体器件，其特征在于，所述源漏掺杂区包括第一源漏掺杂区和第二源漏掺杂区，其中，所述第二源漏掺杂区位于所述第一源漏掺杂区的上方，且所述隔离层的上表面低于或齐平于所述第二源漏掺杂区的下表面。4.根据权利要求1所述的半导体器件，其特征在于，所述隔离层为帽状结构，所述帽状结构包括沿平行于衬底方向延伸的水平部分和沿垂直于衬底方向延伸的竖直部分，且所述竖直部分位于所述水平部分的上方。5.根据权利要求1所述的半导体器件，其特征在于，所述接触插塞包括金属硅化物层和导电插塞，所述金属硅化物层位于所述导电插塞与所述源漏掺杂区之间，且所述金属硅化物层电连接所述导电插塞与所述源漏掺杂区。6.根据权利要求1所述的半导体器件，其特征在于，所述隔离层的材料包括二氧化硅。7.一种半导体器件的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成栅极；在所述栅极两侧的所述衬底上形成源漏掺杂区；在所述源漏掺杂区内形成隔离层，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料；在所述隔离层的上方形成接触插塞，所述接触插塞的底部与所述源漏掺杂区电连接。8.根据权利要求7所述的形成方法，其特征在于，所述在所述源漏掺杂区内形成隔离层，包括：在所述源漏掺杂区内进行氧离子注入，所述氧离子的注入深度高于所述源漏掺杂区的下表面深度；进行热处理工艺，使得所述氧离子与所述源漏掺杂区中的材料发生反应从而形成隔离层。9.根据权利要求7所述的形成方法，其特征在于，在所述隔离层的上方形成接触插塞，包括：在所述衬底上形成介质层，所述介质层覆盖所述源漏掺杂...

【专利技术属性】
技术研发人员：穆克军，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：