放大器电路、芯片、家电设备制造技术

本发明专利技术公开了一种放大器电路、芯片、家电设备，其中，放大器电路包括一级放大模块、二级放大模块和电源提供模块，电源提供模块可以向一级放大模块中的第一差分输入管和第二差分输入管提供恒流源，还可以向二级放大模块中的第一PMOS管和第二PMOS管提供偏置电压和恒流源，以使得一级放大模块可以对输入的差分信号进行一级放大，再由二级放大模块进行二级放大。由此，本实施例中的放大器电路能够在增大电路增益的同时，兼顾电路的共模抑制范围。兼顾电路的共模抑制范围。兼顾电路的共模抑制范围。

【技术实现步骤摘要】
放大器电路、芯片、家电设备


[0001]本专利技术涉及电路设计
，尤其涉及一种放大器电路、一种芯片和一种家电设备。

技术介绍

[0002]差分放大器电路是芯片中常用的电路结构，也是运算放大器的重要组成部分，在相关技术中，参见图1和图2所示，其中，图1为常规的差分放大器电路，其增益较小，所以在需要高增益的电路中，则无法使用。图2为相关技术中高增益差分放大器电路，但是，由于相关技术中在增加差分放大器电路的增益时，一般都是采用Cascode结构来提高电路的增益，但是通过该结构虽然能够提高增益，但同时也使得电路的共模抑制范围变窄，以使得电路无法更好的对共模信号进行抑制。

技术实现思路

[0003]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种放大器电路，能够在增大电路增益的同时，兼顾电路的共模抑制范围。
[0004]本专利技术的第二个目的在于提出一种芯片。
[0005]本专利技术的第三个目的在于提出一种家电设备。
[0006]为达上述目的，本专利技术第一方面实施例提出了一种放大器电路，该放大器电路包括一级放大模块、二级放大模块和电源提供模块，其中，所述一级放大模块包括第一差分输入管和第二差分输入管；所述二级放大模块包括第一PMOS管和第二PMOS(P
‑
channel Metal Oxide Semiconductor，P型金属氧化物半导体)管；所述电源提供模块用于向所述第一差分输入管和所述第二差分输入管提供恒流源，并向所述第一PMOS管和所述第二PMOS管提供偏置电压和恒流源，以便所述一级放大模块对输入的差分信号进行一级放大后，再由所述二级放大模块进行二级放大。
[0007]本专利技术实施例的放大器电路包括一级放大模块、二级放大模块和电源提供模块，其中，电源提供模块可以向一级放大模块中的第一差分输入管和第二差分输入管提供恒流源，还可以向二级放大模块中的第一PMOS管和第二PMOS管提供偏置电压和恒流源，以使得一级放大模块可以对输入的差分信号进行一级放大，再由二级放大模块进行二级放大。由此，本实施例中的放大器电路能够在增大电路增益的同时，兼顾电路的共模抑制范围。
[0008]在本专利技术的一个实施例中，所述电源提供模块包括：非对称电流镜单元，所述非对称电流镜单元用于生成恒压源，以向所述第一PMOS管和所述第二PMOS管提供第一偏置电压；第一恒流源单元，所述第一恒流源单元用于根据所述非对称电流镜单元提供的第二偏置电压生成第一恒流源，以提供给所述第一差分输入管和所述第二差分输入管；第一负载单元，所述第一负载单元用于分别向所述第一差分输入管和所述第一PMOS管提供第二恒流源，并分别向所述第二差分输入管和所述第二PMOS管提供第三恒流源；第二负载单元，所述
第二负载单元用于向所述第一PMOS管提供第四恒流源，并向所述第二PMOS管提供第五恒流源。
[0009]在本专利技术的一个实施例中，所述第一差分输入管和所述第二差分输入管分别为第一NMOS(N
‑
channel Metal Oxide Semiconductor，N型金属氧化物半导体)管和第二NMOS管，所述第一NMOS管的栅极和所述第二NMOS管的栅极输入差分信号，所述第一NMOS管的源极与所述第二NMOS管的源极相连后连接到所述第一恒流源，所述第一NMOS管的漏极连接到所述第二恒流源，所述第二NMOS管的漏极连接到所述第三恒流源。
[0010]在本专利技术的一个实施例中，所述第一POMS管的栅极与所述第二PMOS管的栅极相连后连接到所述第一偏置电压，所述第一PMOS管的源极连接到所述第二恒流源，所述第一PMOS管的漏极连接到所述第四恒流源，所述第二PMOS管的源极连接到所述第三恒流源，所述第二PMOS管的漏极连接到所述第五恒流源。
[0011]在本专利技术的一个实施例中，所述第一负载单元包括：第三PMOS管，所述第三PMOS管的栅极与漏极相连后，输出所述第二恒流源，所述第三PMOS管的源极连接到VCC电源；第四PMOS管，所述第四PMOS管的栅极与所述第三PMOS管的栅极相连，所述第四PMOS管输出所述第三恒流源，所述第四PMOS管的源极连接到VCC电源。
[0012]在本专利技术的一个实施例中，所述第二负载单元包括：第三NMOS管，所述第三NMOS管的栅极与漏极相连后，输出所述第四恒流源；第四NMOS管，所述第四NMOS管的栅极与所述第三NMOS管的栅极相连，所述第四NMOS管的漏极输出所述第五恒流源；第五NMOS管，所述第五NMOS管的栅极与漏极相连后，连接到所述第三NMOS管的源极，所述第五NMOS管的源极接地；第六NMOS管，所述第六NMOS管的栅极与所述第五NMOS管的栅极相连，所述第六NMOS管的漏极与所述第四NMOS管的源极相连，所述第六NMOS管的源极接地。
[0013]在本专利技术的一个实施例中，所述第一恒流源单元包括第七NMOS管，所述第七NMOS管的栅极连接所述第二偏置电压，所述第七NMOS管的源极接地，所述第七NMOS管的漏极输出所述第一恒流源。
[0014]在本专利技术的一个实施例中，所述第一差分输入管和第二差分输入管、以及所述第七NMOS管均工作饱和恒流源区。
[0015]为达上述目的，本专利技术第二方面实施例提出了一种芯片，该芯片包括上述实施例中的放大器电路。
[0016]本专利技术实施例的芯片通过上述实施例中的放大器电路，能够在增大电路增益的同时，兼顾电路的共模抑制范围。
[0017]为达上述目的，本专利技术第三方面实施例提出了一种家电设备，该家电设备包括上述实施例中的放大器电路。
[0018]本专利技术实施例的家电设备通过上述实施例中的放大器电路，能够在增大电路增益的同时，兼顾电路的共模抑制范围。
[0019]本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0020]图1是相关技术中常规的差分放大器电路示意图；
[0021]图2是相关技术中高增益差分放大器电路示意图；
[0022]图3是根据本专利技术一个实施例的放大器电路示意图；
[0023]图4是根据本专利技术一个具体实施例的放大器电路示例图；
[0024]图5是相关技术中的放大器电路示例图；
[0025]图6是根据本专利技术实施例的芯片的结构框图；
[0026]图7是根据本专利技术实施例的家电设备的结构框图。
具体实施方式
[0027]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0028]下面参考附图描述本专利技术实施例的放大器电路、芯片、家电设备。
[0029]图3是根据本专利技术一个实施例的放大器电路示意图。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种放大器电路，其特征在于，包括：一级放大模块，所述一级放大模块包括第一差分输入管和第二差分输入管；二级放大模块，所述二级放大模块包括第一PMOS管和第二PMOS管；电源提供模块，所述电源提供模块用于向所述第一差分输入管和所述第二差分输入管提供恒流源，并向所述第一PMOS管和所述第二PMOS管提供偏置电压和恒流源，以便所述一级放大模块对输入的差分信号进行一级放大后，再由所述二级放大模块进行二级放大。2.如权利要求1所述的放大器电路，其特征在于，所述电源提供模块包括：非对称电流镜单元，所述非对称电流镜单元用于生成恒压源，以向所述第一PMOS管和所述第二PMOS管提供第一偏置电压；第一恒流源单元，所述第一恒流源单元用于根据所述非对称电流镜单元提供的第二偏置电压生成第一恒流源，以提供给所述第一差分输入管和所述第二差分输入管；第一负载单元，所述第一负载单元用于分别向所述第一差分输入管和所述第一PMOS管提供第二恒流源，并分别向所述第二差分输入管和所述第二PMOS管提供第三恒流源；第二负载单元，所述第二负载单元用于向所述第一PMOS管提供第四恒流源，并向所述第二PMOS管提供第五恒流源。3.如权利要求2所述的放大器电路，其特征在于，所述第一差分输入管和所述第二差分输入管分别为第一NMOS管和第二NMOS管，所述第一NMOS管的栅极和所述第二NMOS管的栅极输入差分信号，所述第一NMOS管的源极与所述第二NMOS管的源极相连后连接到所述第一恒流源，所述第一NMOS管的漏极连接到所述第二恒流源，所述第二NMOS管的漏极连接到所述第三恒流源。4.如权利要求2所述的放大器电路，其特征在于，所述第一POMS管的栅极与所述第二PMOS管的栅极相连后连接到所述第一偏置电压，所述第一PMOS管的源极连接到所述第二恒流源，所述第一PMOS管的漏...

【专利技术属性】
技术研发人员：刘利书，
申请(专利权)人：美垦半导体技术有限公司，
类型：发明
国别省市：