包括传输晶体管电路的存储器装置制造方法及图纸

提供了包括传输晶体管电路的存储器装置。所述存储器装置包括：存储器单元阵列，包括沿第一方向相邻地设置的第一存储器块和第二存储器块；多条驱动信号线，分别与竖直地堆叠的多条字线对应；以及传输晶体管电路，包括奇数个传输晶体管组，并且连接在所述多条驱动信号线与存储器单元阵列之间。所述奇数个传输晶体管组中的一个包括第一传输晶体管和第二传输晶体管，第一传输晶体管连接在第一存储器块的第一字线与所述多条驱动信号线之中的第一驱动信号线之间，第二传输晶体管连接在第二存储器块的第一字线与第一驱动信号线之间沿第二方向与第一传输晶体管相邻地设置。方向与第一传输晶体管相邻地设置。方向与第一传输晶体管相邻地设置。

【技术实现步骤摘要】
包括传输晶体管电路的存储器装置
[0001]本申请要求于2020年10月16日在韩国知识产权局提交的第10
‑
2020
‑
0134611号韩国专利申请的优先权，该韩国专利申请的主题通过引用包含于此。


[0002]专利技术构思总体上涉及存储器装置，更具体地，涉及包括传输晶体管电路(pass transistor circuit)的存储器装置。

技术介绍

[0003]随着由当代和新兴的数字平台(例如，智能电话)提供的功能和特征的持续扩展，对存储器装置提出了针对数据存储容量和高集成密度的不断增加的要求。响应于(要求高集成密度的)存储器单元的尺寸的减小，存储器装置的构成电路和布线结构已经变得相当复杂。为了增大存储器单元的集成密度，沿与主基底垂直的竖直方向堆叠的字线的数量已经增大。结果，连接到字线的传输晶体管的数量也增大，从而驱使存储器阵列芯片的总体尺寸上升。

技术实现思路

[0004]专利技术构思一个实施例提供了一种存储器装置，所述存储器装置包括：存储器单元阵列，包括沿第一方向相邻地设置的第一存储器块和第二存储器块；多条驱动信号线，分别与竖直地堆叠的多条字线对应；以及传输晶体管电路，包括奇数个传输晶体管组，并且连接在所述多条驱动信号线与存储器单元阵列之间。所述奇数个传输晶体管组中的一个包括第一传输晶体管和第二传输晶体管，第一传输晶体管连接在第一存储器块的第一字线与所述多条驱动信号线之中的第一驱动信号线之间，第二传输晶体管连接在第二存储器块的第一字线与第一驱动信号线之间沿第二方向与第一传输晶体管相邻地设置。
[0005]专利技术构思另一实施例提供了一种存储器装置，所述存储器装置包括：第一半导体层，包括沿第一方向设置的第一存储器块和第二存储器块，其中，第一存储器块包括沿第二方向延伸的垂直地堆叠的多条第一字线，并且第二存储器块包括沿第二方向延伸的竖直地堆叠的多条第二字线；以及第二半导体层，包括传输晶体管电路，传输晶体管电路包括设置在第一半导体层下方的奇数个传输晶体管组。所述奇数个传输晶体管组中的一个包括：第一传输晶体管，连接在与所述多条第一字线中的一条对应的第一选择字线与第一驱动信号线之间；第二传输晶体管，连接在与所述多条第二字线中的一条对应的第二选择字线与第一驱动信号线之间，并且第二传输晶体管沿第二方向与第一传输晶体管相邻地设置。
[0006]专利技术构思另一实施例提供了一种存储器装置，所述存储器装置包括：存储器单元区域，包括第一金属垫以及沿第一方向相邻地设置的第一存储器块和第二存储器块；以及外围电路区域，包括第二金属垫并通过第一金属垫和第二金属垫竖直地连接到存储器单元区域，并且还包括传输晶体管电路，传输晶体管电路包括沿第一方向相邻地设置的第一传输晶体管组、第二传输晶体管组和第三传输晶体管组。第一传输晶体管组、第二晶体管组和
第三传输晶体管组中的一个包括：第一传输晶体管，连接到第一存储器块的第一字线；以及第二传输晶体管，连接到第二存储器块的第二字线并沿第二方向与第一传输晶体管相邻地设置，并且第一存储器块的第一字线和第二存储器块的第一字线设置在相同的水平处。
附图说明
[0007]根据对下面结合附图进行的详细描述的考虑，专利技术构思的形成和使用可以被更清楚地理解，在附图中：
[0008]图1是示出根据专利技术构思的实施例的存储器装置10的框图；
[0009]图2是示出根据专利技术构思的实施例的存储器装置的一种可行结构的透视图；
[0010]图3是示出根据专利技术构思的实施例的存储器单元阵列的透视图；
[0011]图4是进一步示出根据专利技术构思的实施例的存储器装置中的与存储器块相关的行解码器220和传输晶体管电路210的框图；
[0012]图5是示出根据专利技术构思的实施例的传输晶体管电路和第一存储器块的局部电路图；
[0013]图6是列出可以针对每种不同的存储器操作而施加到一条或多条字线(驱动信号线)的一个或多个电压的表；
[0014]图7、图8、图9和图10是不同地示出根据专利技术构思的实施例的一个或多个传输晶体管电路的相应的平面图(或俯视图)；
[0015]图11是进一步示出根据专利技术构思的实施例的存储器装置中的与第一存储器块和第二存储器块相关的行解码器220以及传输晶体管电路210和210'的框图；
[0016]图12、图13、图14、图15、图16和图17是不同地示出根据专利技术构思的实施例的传输晶体管电路的相应的平面图；
[0017]图18是根据专利技术构思的实施例的存储器装置20的阶梯状区域SA的平面图，图19是图18的阶梯状区域SA的分解透视图；
[0018]图20A和图20B是示出传输晶体管与字线接触件之间的布线以及示出根据针对专利技术构思的对比示例的传输晶体管与字线接触件之间的布线的相应的平面图；
[0019]图21、图22、图23和图24是示出根据专利技术构思的实施例的一个或多个存储器装置的相应的剖视图；以及
[0020]图25是示出根据专利技术构思的实施例的存储器装置在应用于SSD系统时的框图。
具体实施方式
[0021]贯穿书面描述和附图，同样的附图标号和标签用于表示同样的或相似的元件和/或特征。贯穿书面描述，一些几何术语可以针对专利技术构思的一些实施例而用于强调元件、组件和/或特征之间的相对关系。本领域技术人员将认识的是，这样的几何术语在本质上是相对的，在一个或多个描述性的关系上是任意的，和/或涉及示出的实施例的一个或多个方面。例如，几何术语可以包括高度/宽度、竖直/水平、顶(部)/底(部)、更高/更低、更近/更远、更厚/更薄、接近/远离、上方/下方、下面/上面、上/下、中心/侧(侧部)、围绕、上覆(overlay)/下覆(underlay)等。
[0022]在下文中，将参照附图以一些附加的方式来描述专利技术构思的实施例。
[0023]图1是示出根据专利技术构思的实施例的存储器装置10的框图。
[0024]参照图1，存储器装置10可以总体上包括存储器单元阵列100和外围电路200。这里，外围电路200可以包括传输晶体管电路210、行解码器220、控制逻辑电路230和页缓冲器240。尽管未示出，但外围电路200还可以包括电压发生器、数据输入/输出(I/O)电路、I/O接口、温度传感器、命令解码器和/或地址解码器。在一些实施例中，存储器装置10可以是非易失性存储器装置。
[0025]存储器单元阵列100可以通过字线WL、串选择线SSL和地选择线GSL连接到传输晶体管电路210，并且可以通过位线BL连接到页缓冲器240。存储器单元阵列100可以包括存储器单元(例如，闪存单元)。在下文中，专利技术构思的实施例将在假设使用(或包括)与非(NAND)闪存单元的情况下被描述。然而，专利技术构思不限于此。可选地，存储器单元可以是电阻式存储器单元(诸如，电阻式RAM(ReRAM)、相变RAM(PRAM)或磁性RAM(MRAM))。
[0026]在一些实施例中，存储器单元阵列100可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：存储器单元阵列，包括沿第一方向相邻地设置的第一存储器块和第二存储器块；多条驱动信号线，分别与竖直地堆叠的多条字线对应；以及第一传输晶体管电路，包括与第一存储器块和第二存储器块对应的奇数个传输晶体管组，并且连接在所述多条驱动信号线与存储器单元阵列之间，其中，所述奇数个传输晶体管组中的一个包括第一传输晶体管和第二传输晶体管，第一传输晶体管连接在第一存储器块的第一字线与所述多条驱动信号线之中的第一驱动信号线之间，第二传输晶体管连接在第二存储器块的第一字线与第一驱动信号线之间并沿第二方向与第一传输晶体管相邻地设置。2.根据权利要求1所述的存储器装置，其中，第一存储器块的第一字线和第二存储器块的第一字线设置在相同的水平处。3.根据权利要求1所述的存储器装置，其中，第一传输晶体管电路的在第一方向上的尺寸与第一存储器块和第二存储器块的在第一方向上的总尺寸相同。4.根据权利要求1至3中的任一项所述的存储器装置，其中，所述奇数个传输晶体管组包括：第一传输晶体管组，包括多个第三传输晶体管，所述多个第三传输晶体管分别连接到第一存储器块的多条字线中的相应的字线并沿第二方向设置；第二传输晶体管组，包括多个第四传输晶体管，所述多个第四传输晶体管分别连接到第二存储器块的多条字线中的相应的字线并沿第二方向设置；以及第三传输晶体管组，包括第一传输晶体管和第二传输晶体管。5.根据权利要求4所述的存储器装置，其中，第二传输晶体管组沿第一方向与第一传输晶体管组相邻地设置，并且所述多个第三传输晶体管之中的连接到第一存储器块的第二字线的传输晶体管和所述多个第四传输晶体管之中的连接到第二存储器块的第二字线的传输晶体管共享有源区，所述有源区连接到所述多条驱动信号线之中的第二驱动信号线。6.根据权利要求4所述的存储器装置，其中，第三传输晶体管组设置在第一传输晶体管组与第二传输晶体管组之间。7.根据权利要求4所述的存储器装置，其中，存储器单元阵列还包括第三存储器块和第四存储器块，第三存储器块沿第一方向与第二存储器块相邻地设置，第四存储器块沿第一方向与第三存储器块相邻地设置，并且第一传输晶体管电路还包括与第三存储器块和第四存储器块对应的第四传输晶体管组、第五传输晶体管组和第六传输晶体管组，其中，第四传输晶体管组包括第五传输晶体管和第六传输晶体管，第五传输晶体管连接在第三存储器块的第一字线与第一驱动信号线之间，第六传输晶体管连接在第四存储器块的第一字线与第一驱动信号线之间并沿第二方向与第五传输晶体管相邻地设置。8.根据权利要求7所述的存储器装置，其中，第三传输晶体管组沿第一方向与第四传输晶体管组相邻地设置，并且第一传输晶体管和第六传输晶体管共享有源区，所述有源区连接到第一驱动信号线。9.根据权利要求7所述的存储器装置，其中，第五传输晶体管组包括多个第七传输晶体
管，所述多个第七传输晶体管分别连接到第三存储器块的多条字线中的相应的字线并沿第二方向设置，第六传输晶体管组包括多个第八传输晶体管，所述多个第八传输晶体管分别连接到第四存储器块的多条字线中的相应的字线并沿第二方向设置，第五传输晶体管组沿第一方向与第六传输晶体管组相邻地设置，并且所述多个第七传输晶体管之中的连接到第三存储器块的第二字线的传输晶体管和所述多个第八传输晶体管之中的连接到第四存储器块的第二字线的传输晶体管共享有源区，所述有源区连接到所述多条驱动信号线之中的第二驱动信号线。10.根据...

【专利技术属性】
技术研发人员：金胜洲，边大锡，郭判硕，全哄秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：