高速电路制造技术

本发明专利技术提供了一种高速电路。该高速电路包括驱动器电路和电平转换器。驱动器电路包括在高电压域中运行的高压组件。电平转换器包括在低电压域中运行的低压组件，其中所述电平转换器将信号从所述低电压域转换到所述高电压域，以生成用于所述驱动器电路的控制信号。通过本发明专利技术，提供了一种高速且稳健的高速电路。提供了一种高速且稳健的高速电路。提供了一种高速且稳健的高速电路。

【技术实现步骤摘要】
高速电路


[0001]本专利技术涉及高速电路(high
‑
speed circuit)的输入/输出(I/O)设计。

技术介绍

[0002]用于实现存储器、发送器等的高速电路通常使用低压组件(low
‑
voltage components)。低压组件也称为核心器件(core device)，其运行于较低的电压(例如，0.95V)。与低压组件相比，以较高的电压(例如，1.2V或1.5V)运行的高压器件更稳健，但运行速度要慢得多。
[0003]如何设计高速且稳健的电路是本
的重要课题。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种具有驱动器电路的高速电路。高速电路具有驱动器电路和电平转换器。驱动器电路包括在高电压域中运行的高压组件。电平转换器包括在低电压域中运行的低压组件，其中所述电平转换器将信号从所述低电压域转换到所述高电压域，以生成用于所述驱动器电路的控制信号。
[0005]具体地，高速电路可以包括保护电压生成器，转换电源电压和电源地电压，产生第一直流偏置电压和第二直流偏置电压，对所述电平转换器的所述低压组件进行偏置。所述保护电压生成器为芯片内电路，其输入端耦接到所述高速电路的电源电压端及电源地端，以分别接收所述电源电压和所述电源地电压。所述电源电压与所述第一直流偏置电压之间的第一电压差以及所述第二直流偏置电压与所述电源地电压之间的第二电压差，均在所述低电压域内。从而保护电平转换器内的低电压组件不被损坏。
[0006]电平转换器的低压组件可以包括输入晶体管和保护晶体管。保护晶体管的栅极耦接第一直流偏置电压或第二直流偏置电压。由于晶体管栅极不汲取电流，因此无需设计强大的保护电压生成器来提供第一直流偏置电压和第二直流偏置电压。在传统技术中，需要在高速电路之外增加额外的电容器来将强电源转换为适合低压组件的电平，因此传统电路通常有额外的焊盘(或球)要耦接到外部电容器以接收适当的功率。然而，在本专利技术中，可以省去外部电容器和附加焊盘(或球)。
[0007]通过本专利技术，提供了高速且稳健的高速电路。
[0008]在阅读了在各个附图和附图中示出的优选实施例的以下详细描述之后，本专利技术的这些和其他目的将对本领域普通技术人员变得显而易见。
附图说明
[0009]图1示出了根据本专利技术示例性实施例的具有驱动器电路的高速电路。
[0010]图2描绘了根据本专利技术示例性实施例的驱动器电路和电平转换器。
[0011]图3描绘了根据本专利技术另一示例性实施例的电平移位器。
[0012]图4描绘了根据本专利技术另一示例性实施例的电平移位器。
regulator，LDO)。低压差调节器可以包括低压组件。
[0022]图2描绘了根据本专利技术示例性实施例的驱动器电路202和电平转换器204。驱动器电路202包括串联在电源电压端AVDDIO和电源地端AVSSIO之间的高压p沟道晶体管(例如，厚栅PMOS)Mp_HV、电阻器R1和R2以及高压n沟道晶体管(例如，厚栅NMOS)Mn_HV。电源电压端AVDDIO连接至高压p沟道晶体管Mp_HV的源极端，高压p沟道晶体管Mp_HV的漏极端通过电阻器R1和R2连接至高压n沟道晶体管Mn_HV的漏极端，高压n沟道晶体管Mn_HV的源极端连接到电源地端AVSSIO。电阻器R1和R2之间的连接端是驱动器电路202的输出端(I/O)。电平转换器204产生的控制信号CS1和CS2分别耦接到高压p沟道晶体管Mp_HV的栅极端和高压n沟道晶体管Mn_HV的栅极端。
[0023]电平转换器204包括分别输出控制信号CSl和CS2的子电路212和214。子电路212和214可以是相同的电路，但不限于此。
[0024]如子电路212所示，每个子电路包括低压电流镜(例如，由薄栅晶体管形成)216、低压输入对(例如，由薄栅晶体管形成，以从前面的级接收差分信号对DIN和DINB)218、以及低压保护电路(例如，由薄栅晶体管形成)220。低压电流镜216耦接到电源电压端AVDDIO。低压保护电路220耦接在低压电流镜216与低压输入对218之间，并使用保护晶体管，该保护晶体管的栅极由直流偏置电压VBP或VBN偏置。控制信号CS1可以从低压电流镜216的输出端与低压保护电路220之间的连接端获得。控制信号CS2可以类似的方式获得。
[0025]如图所示，低压保护电路220包括低压p沟道晶体管(例如，薄栅PMOS)222和两个低压n沟道晶体管(例如，两个薄栅NMOS)224和226。低压电流镜216的第一端耦接到低压n沟道晶体管224的漏极端，其第二端(即，低压电流镜216的输出端)耦接到低压p沟道晶体管222的源极端。低压n沟道晶体管224的源极端耦接到低压输入对218的正晶体管228的漏极端。低压n沟道晶体管226的漏极端耦接到低压p沟道晶体管222的漏极端，并且其源极端耦接到低压输入对218的负晶体管230的漏极端。低压p沟道晶体管222的栅极端耦接到直流偏置电压VBP。低压n沟道晶体管224和226的栅极端耦接到直流偏置电压VBN。控制信号CS1也可以从低压p沟道晶体管222和低压n沟道晶体管226之间的连接端获得。控制信号CS2可以以类似的方式获得。
[0026]图3描绘了根据本专利技术另一示例性实施例的电平移位器304。每个子电路(可参考312)包括高压电流镜316(例如，由厚栅晶体管形成)、低压输入对318和低压保护电路320。高压电流镜316耦接到电源电压端AVDDIO。低压保护电路320使用由直流偏置电压VBP(和/或VBN)偏置的低压保护晶体管(例如，薄栅晶体管)并且耦接在高压电流镜316和低压输入对318之间。控制信号CS1是从高压电流镜316的输出端与低压保护电路320之间的连接端获取的。控制信号CS2可以以类似的方式提供。
[0027]图4描绘了根据本专利技术另一示例性实施例的电平移位器404。每个子电路(可参考412)包括高压交叉耦接对(例如，由厚栅晶体管形成)416、低压输入对418和低压保护电路420。高压交叉耦接对416耦接到电源电压端AVDDIO。低压保护电路420使用由直流偏置电压VBP(和/或VBN)偏置的低压保护晶体管(例如，薄栅晶体管)，并且耦接在高压交叉耦接对416和低压输入对418之间。控制信号CS1是从高压交叉耦接对416的输出端和低压保护电路420之间的连接端获取的。控制信号CS2可以以类似的方式获取。
[0028]在另一个示例性实施例中，高压交叉耦接对416可以由低压交叉耦接对代替，该低
压交叉耦接对由薄栅晶体管形成。
[0029]在一些示例性实施例中，可以存在耦接在电平转换器和驱动器电路之间的预驱动器。
[0030]图5描绘了根据本专利技术示例性实施例的预驱动器500。预驱动器500包括高压组件(例如，由厚栅晶体管形成的功率放大器)并且具有耦接到电源电压端AVDDIO和电源地端AVSSIO的电源端子。电平转换器204产生的控制信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速电路，包括：驱动器电路，包括在高电压域中运行的高压组件；以及电平转换器，包括在低电压域中运行的低压组件，其中所述电平转换器将信号从所述低电压域转换到所述高电压域，以生成用于所述驱动器电路的控制信号。2.如权利要求1所述的高速电路，还包括：保护电压生成器，转换电源电压和电源地电压，产生第一直流偏置电压和第二直流偏置电压，对所述电平转换器的所述低压组件进行偏置。3.如权利要求2所述的高速电路，其中：所述保护电压生成器为芯片内电路，其输入端耦接到所述高速电路的电源电压端及电源地端，以分别接收所述电源电压和所述电源地电压；以及所述电源电压与所述第一直流偏置电压之间的第一电压差以及所述第二直流偏置电压与所述电源地电压之间的第二电压差，均在所述低电压域内。4.如权利要求2所述的高速电路，其中：所述电平转换器的所述低压组件包括输入晶体管和保护晶体管；以及所述保护晶体管的栅极端耦接至所述第一直流偏置电压或所述第二直流偏置电压。5.如权利要求4所述的高速电路，其中：所述保护晶体管的栅极电压与所述第一直流偏置电压或所述第二直流偏置电压相关。6.如权利要求1所述的高速电路，其中：所述驱动器电路包括串联连接在所述高速电路的电源电压端和电源地端之间的高压p沟道晶体管、第一电阻器、第二电阻器和高压n沟道晶体管；所述电源电压端连接到所述高压p沟道晶体管的源极端，所述高压p沟道晶体管的漏极端通过所述第一电阻器和所述第二电阻器连接到所述高压n沟道晶体管的漏极端，所述高压n沟道晶体管的源极端连接所述电源地端；所述第一电阻器和所述第二电阻器之间的连接端是所述驱动器电路的输出端；以及所述电平移位器生成的第一控制信号和第二控制信号分别耦接到所述高压p沟道晶体管的栅极和所述高压n沟道晶体管的栅极。7.如权利要求6所述的高速电路，还包括：预驱动器，所述预驱动器包括高压组件，所述预驱动器的电源端子耦接所述电源电压端及所述电源地端；以及所述电平转换器产生的所述第一控制信号和所述第二控制信号通过所述预驱动器分别耦接到所述高压p沟道晶体管的栅极和所述高压n沟道晶体管的栅极。8.如权利要求6所述的高速电路，其中：所述电平转换器包括分别输出所述第一控制信号和所述第二控制信号的第一子电路和第二子电路；所述第一子电路和所述第二子电路均包括低压电流镜、低压输入对和低压保护电路；所述低压电流镜耦接到所述电源电压端；所述低压保护电路具有保护晶体管，并且耦接在所述低压电流镜与所述低压输入对之间；以及所述第一控制信号或所述第二控制信号是从所述低压电流镜的输出端与所述低压保
护电路之间的连接端获取的。9.如权利要求6所述的高速电路，其中：所述电平转换器包括分别输出所述第一控制信号和所述第二控制信号的第一子电路和第二子电路；所述第一子电路和所述第二子电路均包括低压...

【专利技术属性】
技术研发人员：陈俊嘉，谢曜聪，许健丰，陈昭安，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：