存储器设备制造技术

本技术包括一种存储器设备。存储器设备包括：堆叠结构，该堆叠结构包括字线和选择线；垂直孔，该垂直孔垂直地穿透堆叠结构；以及存储器层、沟道层和插塞，存储器层、沟道层和插塞沿着垂直孔的内侧表面顺序地形成。插塞包括具有固定的负电荷的材料层。固定的负电荷的材料层。固定的负电荷的材料层。

【技术实现步骤摘要】
存储器设备
[0001]相关申请的交叉引用
[0002]本申请要求于2020年10月16日向韩国知识产权局提交的韩国专利申请号10
‑
2020
‑
0134633的优先权，该申请的全部公开内容以引用的方式并入本文中。


[0003]本公开总体上涉及一种存储器设备，且更具体地，涉及一种三维存储器设备。

技术介绍

[0004]存储器设备可以存储数据或输出所存储的数据。例如，存储器设备可以被配置为在功率供应中断时丢失所存储的数据的易失性存储器设备，或可以被配置为即使在功率供应中断时仍保留所存储的数据的非易失性存储器设备。存储器设备可以包括：在其中存储有数据的存储器单元阵列；能够执行编程、读取或擦除操作的外围电路；以及能够控制外围电路的逻辑电路。
[0005]存储器单元阵列可以包括多个存储器块，该多个存储器块中的每个存储器块可以包括多个存储器单元。存储器单元可以在位线与源极线之间彼此串联连接以构成串。被包括在不同串中并且连接至相同字线的存储器单元可以构成页。可以以页为单位执行编程操作和读取操作，并且可以以块为单位执行擦除操作。

技术实现思路

[0006]根据本公开的方面，可以提供一种存储器设备，该存储器设备包括：堆叠结构，该堆叠结构包括字线和选择线；垂直孔，该垂直孔垂直地穿透堆叠结构；以及存储器层、沟道层和插塞，存储器层、沟道层和插塞沿着垂直孔的内侧表面顺序地形成，其中插塞包括具有固定的负电荷的材料层。
[0007]根据本公开的另一方面，可以提供一种存储器设备，该存储器设备包括：堆叠结构，该堆叠结构包括字线和多个选择线；垂直孔，该垂直孔垂直地穿透堆叠结构；以及存储器层、沟道层和插塞，存储器层、沟道层和插塞沿着垂直孔的内侧表面顺序地形成，其中插塞包括具有固定的负电荷的材料层。
附图说明
[0008]现在将在下文中参考附图描述实施例的示例；然而，这些示例可以以不同的形式体现，并且不应被解释为限于本文中所阐述的实施例。
[0009]在附图中，为了清楚地图示，可以夸大尺寸。应理解，当将元件称为“在”两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或也可以存在一个或多个中间元件。相似附图标记始终指相似元件。
[0010]图1是图示了根据本公开的实施例的存储器设备的示图。
[0011]图2是图示了图1中所示出的存储器单元阵列的示图。
[0012]图3是图示了根据本公开的实施例的第i存储器块的示图。
[0013]图4是图示了根据本公开的第一实施例的存储器设备的最终结构的视图。
[0014]图5、图6、图7、图8、图9、图10、图11、图12、图13、图14以及图15是图示了根据本公开的第一实施例的存储器设备和存储器设备的制造方法的视图。
[0015]图16是图示了根据本公开的效果的视图。
[0016]图17是图示了根据本公开的第二实施例的存储器设备的视图。
[0017]图18是图示了根据本公开的第三实施例的存储器设备的视图。
[0018]图19是图示了根据本公开的第四实施例的存储器设备的视图。
[0019]图20是图示了根据本公开的第五实施例的存储器设备的视图。
[0020]图21是图示了根据本公开的第六实施例的存储器设备的视图。
[0021]图22是图示了向其应用本公开的存储器设备的存储器卡系统的示图。
[0022]图23是图示了向其应用本公开的存储器设备的固态驱动(SSD)系统的示图。
具体实施方式
[0023]本文中所公开的具体结构或功能描述出于描述根据本公开的概念的实施例的目的而仅为说明性的。根据本公开的概念的实施例可以以各种形式实施，并且无法被解释为限于本文中所阐述的实施例。
[0024]将理解，尽管在本文中可以使用术语“第一”、“第二”等来对各种元件进行描述，但是这些元件不应受到这些术语的限制。这些术语仅仅用于将一个元件与另一元件区分开。因此，也可以在不脱离本公开的教导的情况下将下文所讨论的“第一”元件称作“第二”元件。
[0025]实施例可以提供能够改进擦除操作的存储器设备。
[0026]图1是图示了根据本公开的实施例的存储器设备的示图。
[0027]参照图1，存储器设备1100可以包括：在其中存储数据的存储器单元阵列110；执行编程、读取和擦除操作的外围电路120、130、140、150和160；以及控制外围电路120、130、140、150和160的逻辑电路170。外围电路120至160可以包括电压生成器120、行解码器130、页缓冲器组140、列解码器150和输入/输出电路160。
[0028]存储器单元阵列110可以包括多个存储器块，并且存储器块中的每个存储器块可以包括多个存储器单元。存储器块可以通过多个局部线LL连接至行解码器130，并且通过多个位线BL连接至页缓冲器组140。
[0029]电压生成器120可以响应于操作代码Cop而生成编程、读取或擦除操作所需的操作电压。例如，电压生成器120可以生成操作电压，诸如编程电压、读取电压、擦除电压、通过电压、关断电压和验证电压。由电压生成器120生成的操作电压可以通过全局线GL被转移至行解码器130。
[0030]行解码器130可以响应于行地址ADDR而选择在存储器单元阵列110中所包括的存储器块，并且通过局部线LL将通过全局线GL接收到的操作电压转移至所选择的存储器块。局部线LL可以包括多个字线、漏极选择线、源极选择线和源极线。
[0031]页缓冲器组140可以将从外部接收到的数据暂时性地存储在编程操作中，并且将从存储器单元感测到的数据暂时性地存储在验证或读取操作中。页缓冲器组140可以响应
于页缓冲器信号PBSIGS而暂时性地存储数据或对位线BL进行预充电，并且感测位线BL的电压或电流。例如，页缓冲器组140可以在擦除验证操作中感测通过位线BL的串的电流或电压。
[0032]列解码器150可以响应于列地址ADDC而在输入/输出电路160与页缓冲器组140之间传输数据。
[0033]输入/输出电路160可以通过输入/输出线IO从外部设备(例如控制器)接收命令CMD和地址ADD，并且输入或输出数据。在编程操作中，输入/输出电路160可以将通过输入/输出线IO输入的命令CMD和地址ADD转移至逻辑电路170，并且将数据转移至页缓冲器组140。在读取操作中，输入/输出电路160可以向外部设备输出从页缓冲器组140读取的数据。
[0034]逻辑电路170可以配置有软件和硬件，该软件和硬件可以响应于命令CMD和地址ADD而控制外围电路。逻辑电路170可以响应于命令CMD和地址ADD而输出操作代码Cop、页缓冲器信号PBSIGS、行地址ADDR和列地址ADDC。
[0035]图2是图示了图1中所示出的存储器单元阵列的示图。
[0036]参照图2，存储器单元阵列110可以包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器设备，包括：堆叠结构，包括字线和选择线；垂直孔，垂直地穿透所述堆叠结构；以及存储器层、沟道层和插塞，沿着所述垂直孔的内侧表面顺序地形成，其中所述插塞包括具有固定的负电荷的材料层。2.根据权利要求1所述的存储器设备，其中所述材料层包括Al2O3层。3.根据权利要求1所述的存储器设备，其中所述插塞包括：第一绝缘层；所述材料层，形成于所述第一绝缘层上；以及封盖图案，形成于所述材料层上。4.根据权利要求3所述的存储器设备，其中所述第一绝缘层包括氧化物层，以及所述封盖图案包括掺杂硅。5.根据权利要求3所述的存储器设备，其中所述材料层形成于所述插塞中的与所述选择线相邻的位置处。6.根据权利要求5所述的存储器设备，其中所述材料层的底表面位于所述选择线的底表面与顶表面之间。7.根据权利要求5所述的存储器设备，其中所述材料层的顶表面位于比所述选择线的顶表面高的区域中。8.根据权利要求1所述的存储器设备，其中所述插塞包括第一绝缘层、所述材料层和第二绝缘层，以及其中所述材料层被设置于所述第一绝缘层与所述第二绝缘层之间。9.根据权利要求8所述的存储器设备，其中所述材料层的底表面位于所述选择线的底表面与顶表面之间。10.根据权利要求8所述的存储器设备，其中所述材料层的顶表面位于比所述选择线的顶表面所处的高度高的高度处。11.根据权利要求1所述的存储器设备，其中所述插塞包括第一绝缘层和所述材料层，以及其中所述材料层的顶表面的位置等于所述插塞的顶...

【专利技术属性】
技术研发人员：尹大焕，崔吉福，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：