一种PCB封装模型的构建方法技术

本发明专利技术公开了一种PCB封装模型的构建方法。该方法包括：根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述最小值；若判断未到达，对绘制的PCB封装模型进行焊盘设计的优化，将焊盘形状优化为椭圆形。在高压器件的引脚间距满足爬电距离的要求，而PCB封装的封装焊盘不满足安规条件时，根据本发明专利技术提供的方法，能够对焊盘设计进行优化，使得优化后得到的PCB封装模型既可满足爬电距离的要求，又可增大通流，并且能够节约成本。并且能够节约成本。并且能够节约成本。

【技术实现步骤摘要】
一种PCB封装模型的构建方法


[0001]本申请涉及电路板封装
，特别是涉及一种PCB封装模型的构建方法。

技术介绍

[0002]如图1所示，爬电距离是沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。在设计高电压大电流的功率电路板时，要特别注意爬电距离是否满足要求，从而保证电路板和整机设备的安全可靠性。
[0003]功率变换电路中，高压器件常用通孔插装器件、直插型封装的焊盘，有耐高压，通流大的优点。然而，虽然有些高压器件的实物引脚间距满足爬电距离的要求，但是PCB板上封装焊盘之间的间距过小，使得无法满足安规要求，给研发人员的器件选型带来了很多麻烦。
[0004]对于器件实物的引脚间距满足安规要求，而封装焊盘无法满足的情况，研发人员只能另外选型，比如选择同一系列中，焊盘间距更大的端子，但是相应的，端子的整体尺寸也会增大，对于空间有限的PCB板来说，端子尺寸增大不利于PCB的布板，成本也会增加。

技术实现思路

[0005]基于此，针对上述技术问题，提供一种PCB封装模型的构建方法。
[0006]为了实现上述目的，本专利技术提供如下技术方案：
[0007]一种PCB封装模型的构建方法，应用于PCB板上插装高压元器件的封装，所述方法包括：
[0008]步骤一，根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；
[0009]步骤二，根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述相邻焊盘边缘间距的最小值；
[0010]步骤三，若判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距小于所述相邻焊盘边缘间距的最小值，对于步骤一中绘制的PCB封装模型，进行焊盘设计的优化，将焊盘形状优化为椭圆形。
[0011]优选地，所述PCB板通孔焊盘制作标准是IPC
‑
7251标准。
[0012]优选地，步骤一中所设计并绘制的PCB封装模型包括PCB焊盘的位置及丝印外形。
[0013]优选地，步骤三中所述的进行焊盘设计的优化，具体包括：
[0014]减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，最终得到满足安规要求的PCB封装模型。
[0015]进一步优选地，所述减小有爬电距离要求的方向上的焊盘尺寸，是通过减小有爬电距离要求的方向上的焊环宽度来实现的；所述增大无爬电距离要求的方向上的焊盘尺
寸，是通过增大无爬电距离要求的方向上的焊环宽度来实现的。
[0016]进一步优选地，所述步骤三还包括：
[0017]若由于焊盘尺寸减小，导致焊环宽度小于最小可加工的焊环宽度，根据所述高压元器件的端子插针的尺寸，缩小焊盘孔径或将焊盘孔径设计为椭圆形，来满足PCB加工工艺的要求。
[0018]进一步优选地，所述的最小可加工的焊环宽度为3mil。
[0019]优选地，在所述步骤三之后还包括：
[0020]步骤四，将优化后得到的PCB封装模型保存到封装库中，后续直接从所述封装库中调用。
[0021]本专利技术至少具有以下有益效果：
[0022]在电路中高压器件的引脚间距满足爬电距离的要求，但是对应的PCB封装中的封装焊盘偏大，导致焊盘间距过小而不满足安规条件的情况下，根据本专利技术提供的PCB封装模型的构建方法，能够对焊盘设计进行优化，将焊盘形状优化为椭圆形，使得优化后得到的PCB封装模型既可以满足爬电距离的要求，又可以增大通流。
[0023]具体地，对焊盘设计进行优化是通过减小有爬电距离要求的方向上的焊盘尺寸，使焊盘的边缘间距满足相邻焊盘边缘间距的最小值，并且增大无爬电距离要求的方向上的焊盘尺寸，优化后得到PCB封装模型能够满足安规要求，且增大了爬电距离；因此本专利技术提供的PCB封装模型的构建方法扩大了器件的选型范围，并且可适当的减小元器件的尺寸，能够节约成本，有利于空间较小的PCB设计。
附图说明
[0024]图1为本专利技术一个实施例提供的电气间隙和爬电距离示意图；
[0025]图2为本专利技术一个实施例提供的一种PCB封装模型的构建方法的流程示意图；
[0026]图3为本专利技术一个实施例提供的功率变换电路中电气间隙和爬电距离的示意图；
[0027]图4为本专利技术一个实施例提供的一个三相交流电源输入端子的器件资料中推荐的封装示意图；
[0028]图5为本专利技术一个实施例提供的一个三相交流电源输入端子的PCB封装模型示意图；
[0029]图6为本专利技术一个实施例提供的一个三相交流电源输入端子的优化后的PCB封装模型示意图。
[0030]图7为本专利技术一个实施例提供的一种PCB封装模型的构建方法的完整流程示意图。
具体实施方式
[0031]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0032]在一个实施例中，如图2所示，提供了一种PCB封装模型的构建方法，应用于PCB板上插装高压元器件的封装，所述方法包括以下步骤：
[0033]步骤S101，根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，
设计并绘制所述高压元器件对应的PCB封装模型；
[0034]步骤S102，根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述相邻焊盘边缘间距的最小值；
[0035]步骤S103，若判断步骤S101中绘制的PCB封装模型中相邻焊盘边缘间距小于所述相邻焊盘边缘间距的最小值，对于步骤S101中绘制的PCB封装模型，进行焊盘设计的优化，将焊盘形状优化为椭圆形。
[0036]在本实施例中，以220V交流驱动器功率变换电路为例，表1是功率变换电路的电气间隙和爬电距离的要求，图3是功率变换电路中电气间隙和爬电距离的示意图。
[0037]表1功率变换电路的电气间隙和爬电距离(单位mm)
[0038][0039]在表1和图3中，各字母的指代如下：
[0040]A：指驱动器三相交流电源之间；
[0041]F：指伺服电机驱动电源之间；
[0042]H：指三相交流电与直流母线之间；
[0043]B，E，G：指三相电源、电器驱动电源与接地端之间；
[0044]C：指功率侧与低压控制侧之间；
[0045]D：指直流母线之间；
[0046]K：指电网中交流电源和接地端之间。
[0047]对于步骤S101，以三相交流电源输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCB封装模型的构建方法，其特征在于，应用于PCB板上插装高压元器件的封装，所述方法包括：步骤一，根据高压元器件资料中推荐的封装示意图及PCB板通孔焊盘制作标准，设计并绘制所述高压元器件对应的PCB封装模型；步骤二，根据在实际电路中所述高压元器件需要满足的电气间隙和爬电距离，确定实际PCB封装中相邻焊盘边缘间距的最小值，并判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距是否达到所述相邻焊盘边缘间距的最小值；步骤三，若判断步骤一中绘制的PCB封装模型中相邻焊盘边缘间距小于所述相邻焊盘边缘间距的最小值，对于步骤一中绘制的PCB封装模型，进行焊盘设计的优化，将焊盘形状优化为椭圆形。2.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，所述PCB板通孔焊盘制作标准是IPC
‑
7251标准。3.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，步骤一中所设计并绘制的PCB封装模型包括PCB焊盘的位置及丝印外形。4.根据权利要求1所述的PCB封装模型的构建方法，其特征在于，步骤三中所述的进行焊盘设计...

【专利技术属性】
技术研发人员：张振楠，刘波，汤小平，
申请(专利权)人：清能德创电气技术北京有限公司，
类型：发明
国别省市：