半导体结构的制作方法技术

本公开提供一种半导体结构的制作方法，所述半导体结构的制作方法包括：提供基底，所述基底上包括第一介质层；采用持续模式的氮化工艺，对所述第一介质层进行第一次氮化处理，以形成第一掺杂层；采用断续模式的氮化工艺，对所述第一掺杂层进行第二次氮化处理，以形成第二掺杂层；其中，所述第一次氮化处理的掺杂深度大于所述第二次氮化处理的掺杂深度，且所述第二掺杂层顶部的掺杂浓度大于所述第二掺杂层底部的掺杂浓度。在本公开中，将持续模式的氮化工艺和断续模式的氮化工艺相结合，能够同时控制掺杂层中氮元素的掺杂深度和氮浓度分布，从而提高半导体结构的介电常数和稳定性。从而提高半导体结构的介电常数和稳定性。从而提高半导体结构的介电常数和稳定性。

【技术实现步骤摘要】
半导体结构的制作方法


[0001]本公开属于半导体制造领域，特别涉及一种半导体结构的制作方法。

技术介绍

[0002]随着集成电路制造技术的飞速发展，集成电路芯片朝向更高的器件密度、更高的集成度方向发展，集成电路器件(例如，互补金属氧化物半导体器件)的尺寸随着不断地减小。在器件尺寸缩小的同时，栅介质层的尺寸也相应减小变得越来越薄，但是工作电压却没有相应的缩小，这就使得栅介质层中电场强度增大，器件的击穿电压降低，栅漏电流增大，影响器件的性能。因此，在集成电路器件的生产制造中，为了保证器件的性能，栅介质层需要采用具有高介电常数的材料，现有技术可通过对SiO2栅介质层进行氮化处理，获得具有一定氮浓度的栅介质层，从而提高栅介质层的介电常数。

技术实现思路

[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开提供一种半导体结构的制作方法，其包括：
[0005]提供基底，所述基底上包括第一介质层；
[0006]采用持续模式的氮化工艺，对所述第一介质层进行第一次氮化处理，以形成第一掺杂层；
[0007]采用断续模式的氮化工艺，对所述第一掺杂层进行第二次氮化处理，以形成第二掺杂层；
[0008]其中，所述第一次氮化处理的掺杂深度大于所述第二次氮化处理的掺杂深度，且所述第二掺杂层顶部的掺杂浓度大于所述第二掺杂层底部的掺杂浓度。
[0009]根据本公开的一些实施例，所述采用持续模式的氮化工艺，对所述第一介质层进行第一次氮化处理，包括：
[0010]通入第一气体流量的氩气和第二气体流量的氮气，施加第一预设电压，对所述第一介质层进行第一次氮化处理。
[0011]根据本公开的一些实施例，所述第一气体流量大于第二气体流量。
[0012]根据本公开的一些实施例，所述第一气体流量为300～500sccm，所述第二气体流量为50～100sccm。
[0013]根据本公开的一些实施例，所述采用断续模式的氮化工艺，对所述第一掺杂层进行第二次氮化处理，包括：
[0014]通入第三气体流量的氩气和第四气体流量的氮气，按照预定断续方式施加第二预设电压，对所述第一掺杂层进行第二次氮化处理。
[0015]根据本公开的一些实施例，所述第三气体流量大于第四气体流量。
[0016]根据本公开的一些实施例，所述第三气体流量为300～500sccm，所述第四气体流
量为50～100sccm。
[0017]根据本公开的一些实施例，所述按照预定断续方式施加第二预设电压包括：按照预设时间间隔施加所述第二预设电压，所述第二预设电压持续时长为第一时长。
[0018]根据本公开的一些实施例，所述预设时间间隔为第二时长，所述第一时长小于所述第二时长。
[0019]根据本公开的一些实施例，所述第一时长与所述第一时长与所述第二时长之和的比值为10％～40％。
[0020]根据本公开的一些实施例，所述第一次氮化处理的时长为第三时长，所述第三时长大于所述第一时长。
[0021]根据本公开的一些实施例，所述半导体结构的制作方法还包括：
[0022]通入第五气体流量的氮气，对所述第二掺杂层进行第一次退火处理；
[0023]其中，通入所述氮气的时间为第五时长。
[0024]根据本公开的一些实施例，所述第一次退火处理还包括：
[0025]通入第六气体流量的氧气，对所述第二掺杂层进行退火处理，以在所述基底和所述第二掺杂层之间形成氧化硅层；
[0026]其中，通入所述氧气的时间为第六时长。
[0027]根据本公开的一些实施例，所述第五时长大于第六时长。
[0028]根据本公开的一些实施例，所述氮气与所述第二掺杂层的反应时间小于所述氧气与所述基底的反应时间。
[0029]本公开通过对介质层，先采用持续模式的氮化工艺进行氮化处理，快速地注入氮元素，形成具有一定掺杂深度的掺杂层；然后采用断续模式的氮化工艺进行氮化处理，缓慢的注入氮元素，有效控制掺杂层中的氮浓度分布；此外，断续模式的氮化工艺的掺杂深度小于持续模式的氮化工艺的掺杂深度，在断续模式的氮化工艺中，氮元素未达到掺杂层的底部，避免由于掺杂深度过大对掺杂层和基底的界面造成损伤。而且，断续模式的氮化工艺的掺杂深度较小，可以使氮元素主要集中在掺杂层的顶部区域，因此，掺杂层顶部的掺杂浓度大于掺杂层底部的掺杂浓度。掺杂层顶部具有足够浓度的氮元素，不仅可以提高栅极电介质电容、缩减等效氧化层厚度、提高介电常数，还可以降低栅极漏电流，更有效地阻止掺杂物扩散渗透到掺杂层；同时掺杂层底部具有低氮浓度时，可以保持较高的沟道迁移率。本公开将持续模式的氮化工艺和断续模式的氮化工艺相结合，能够同时控制掺杂层中氮元素的掺杂深度和氮浓度分布，从而提高半导体结构的介电常数和稳定性。
附图说明
[0030]并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
[0031]图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
[0032]图2是根据一示例性实施例示出的半导体结构的制作方法中提供的基底和第一介质层的结构示意图。
[0033]图3为是根据一示例性实施例示出的半导体结构的制作方法中形成的第一掺杂层的结构示意图。
[0034]图4为是根据一示例性实施例示出的半导体结构的制作方法中形成的第二掺杂层的结构示意图。
[0035]图5为是根据一示例性实施例示出的半导体结构的制作方法中的第二掺杂层顶部和第二掺杂层底部的结构示意图。
[0036]图6为是根据一示例性实施例示出的持续模式的氮化工艺和持续模式的氮化工艺的时间
‑
功率关系图。
[0037]图7是根据另一示例性实施例示出的一种半导体结构的制作方法的流程图。
[0038]图8为是根据一示例性实施例示出的半导体结构的制作方法中形成的氧化硅层的结构示意图。
[0039]图9为是根据一示例性实施例示出的退火处理中时间
‑
温度曲线图。
[0040]附图标记：
[0041]1‑
基底，2
‑
第一介质层，3
‑
第一掺杂层，4
‑
第二掺杂层，41
‑
第二掺杂层顶部，42
‑
第二掺杂层底部，5
‑
氧化硅层，a1
‑
第三时长，a2
‑
第二时长，a3
‑
第一时长，a4
‑
第四时长。
具体实施方式
[0042]为使本公开实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：提供基底，所述基底上包括第一介质层；采用持续模式的氮化工艺，对所述第一介质层进行第一次氮化处理，以形成第一掺杂层；采用断续模式的氮化工艺，对所述第一掺杂层进行第二次氮化处理，以形成第二掺杂层；其中，所述第一次氮化处理的掺杂深度大于所述第二次氮化处理的掺杂深度，且所述第二掺杂层顶部的掺杂浓度大于所述第二掺杂层底部的掺杂浓度。2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述采用持续模式的氮化工艺，对所述第一介质层进行第一次氮化处理，包括：通入第一气体流量的氩气和第二气体流量的氮气，施加第一预设电压，对所述第一介质层进行第一次氮化处理。3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第一气体流量大于所述第二气体流量。4.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述第一气体流量为300～500sccm，所述第二气体流量为50～100sccm。5.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述采用断续模式的氮化工艺，对所述第一掺杂层进行第二次氮化处理，包括：通入第三气体流量的氩气和第四气体流量的氮气，按照预定断续方式施加第二预设电压，对所述第一掺杂层进行第二次氮化处理。6.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第三气体流量大于所述第四气体流量。7.根据权利要求5所述的半导体结构的制作方法，其特征在于，所述第三气体流...

【专利技术属性】
技术研发人员：李伟，闫冬，王梓杰，汪逸航，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：