一种半导体结构的制备方法及半导体结构技术

本发明专利技术公开了一种半导体结构的制备方法及半导体结构，其制备方法包括：提供衬底(100)；于所述衬底(100)内形成沟槽(150)；对所述沟槽(150)内壁进行氮化处理；在所述氮化处理后的所述沟槽(150)内形成金属层(140)本发明专利技术的制备方法通过对，氧化物层使用氮化处理生成SiON结构，可以有效抵挡Cl对氧化物层的扩散，降低漏电流并提高栅结构的可靠性。沉积TiN前进行氮化处理可以对氧化物层表面进行修补，有利于后续TiN的成核，获得连续均一的TiN薄膜，减少漏电流的发生。减少漏电流的发生。减少漏电流的发生。

【技术实现步骤摘要】
一种半导体结构的制备方法及半导体结构


[0001]本专利技术属于半导体
，尤其涉及一种半导体器件的制备方法及半导体结构。

技术介绍

[0002]在半导体器件的结构中，二氧化硅作为栅极氧化层，为了增加对沟道的控制能力，通常都会很薄，当SiO2表面存在一定量的氧缺陷、OH键和H键等缺陷时，会影响后续薄膜成核的连续性，从而增加电子隧穿效应的发生概率和漏电流的产生。同时，TiN薄膜中Cl对栅极氧化层的扩散，会引起阈值电压的升高以及分布的离散度增加,引起电容的漏电。

技术实现思路

[0003]本专利技术的目的是提供一种半导体器件的制备方法及半导体结构以解决现有技术中SiO2表面缺陷的技术问题。
[0004]为解决上述问题，本专利技术的第一方面提供了一种半导体结构的制备方法，包括：提供衬底；于所述衬底内形成沟槽；对所述沟槽内壁进行氮化处理；在所述氮化处理后的所述沟槽内形成金属层。
[0005]在一些实施例中，所述衬底包括：基底和堆叠层，所述堆叠层为单层或多层结构。
[0006]在一些实施例中，所述堆叠层包括依次在基底上层叠形成的第一隔绝层、介质层、第二隔绝层、介电层和第三隔绝层。
[0007]在一些实施例中，所述于所述衬底内形成沟槽包括：于基底内形成沟槽，于沟槽内壁形成堆叠层。
[0008]在一些实施例中，所述堆叠层包括氧化层。
[0009]在一些实施例中，所述对所述沟槽内壁进行氮化处理包括：通入含氮气体，对所述沟槽内壁进行所述氮化处理。
[0010]在一些实施例中，所述含氮气体为氨气、氮气、氮气
‑
氢气、氮气
‑
一氧化氮的一种或多种。
[0011]在一些实施例中，通过采用气体浸润的方式对所述沟槽内壁进行所述氮化处理。
[0012]在一些实施例中，所述气体浸润的时间为1
‑
30s，温度为300
‑
700℃。
[0013]在一些实施例中，所述气体浸润的通入所述含氮气体的流量为500
‑
5000sccm。
[0014]在一些实施例中，对所述沟槽内壁进行氮化处理包括：通过采用等离子喷涂的方式通入氨气，对所述沟槽内壁进行所述氮化处理。
[0015]根据本专利技术的另一个方面，提供一种半导体结构，通过采用上述方案任一项所述的半导体结构的制备方法所制成。
[0016]根据本专利技术的又一个方面，提供一种存储器，包括上述方案任一项所述的半导体结构。
[0017]根据本专利技术的又一个方面，提供一种电子设备，包括上述方案任一项所述的存储
Deposition，译文：化学气相沉积方式，简称CVD)沉积金属层(通常用TiN)作为电容的下极板，但由于SiO2的表面在经过蚀刻和清洗后，表面有很多的氧缺陷、OH键和H键等，对后续的表面金属层成核影响很大，容易造成金属层下极板表面的粗糙，引起电容的漏电。
[0037]现有技术的MOS(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，译文：金属
‑
氧化物半导体场效应晶体管，简称MOSFET，缩写为MOS)结构中，SiO2作为栅极氧化层，为了增加对沟道的控制能力，通常都会很薄，当SiO2表面存在一定量的氧缺陷、OH键和H键等Defect时，会影响后续薄膜成核的连续性，从而增加电子隧穿效应的发生概率和漏电流的产生。同时，TiN薄膜中Cl对栅极氧化层的扩散，会引起阈值电压的升高以及分布的离散度增加。
[0038]在专利技术一实施例中，提供了一种半导体结构的制备方法，可以包括：提供衬底100；于所述衬底100内形成沟槽150；对所述沟槽150内壁进行氮化处理；在所述氮化处理后的所述沟槽150内形成金属层140。
[0039]图1是根据本专利技术一实施方式的半导体结构的制备方法流程图。
[0040]如图1所示，在专利技术一实施例中，提供了一种半导体结构的制备方法至少包括以下步骤：
[0041]S100、提供衬底100。
[0042]S200、于所述衬底100内形成沟槽150。
[0043]S300、对所述沟槽150内壁进行氮化处理。
[0044]S400、于所述氮化处理后的所述沟槽150内形成金属层140。
[0045]本专利技术的半导体结构的制备方法通过对衬底100上的氧化物层使用氮化处理生成SiON结构，可以有效抵挡Cl对氧化物层的扩散，降低漏电流并提高栅结构的可靠性。沉积TiN前进行氮化处理可以对氧化物层表面进行修补，有利于后续TiN的成核，获得连续均一的TiN薄膜，减少漏电流的发生。
[0046]在一些实施例中，所述金属层140的材质可以选择为TiN。
[0047]在一些实施例中，所述金属层140可以为TiN薄膜。
[0048]在一些实施例中，所述S400、于所述氮化处理后的所述沟槽150内形成金属层140可以包括：通过采用化学气相沉积法于所述氮化处理后的所述沟槽150内形成TiN薄膜。
[0049]在一些实施例中，所述S400、于所述氮化处理后的所述沟槽150内形成金属层140可以包括：通过采用低压化学气相沉积法于所述氮化处理后的所述沟槽150内形成TiN薄膜。
[0050]在一些实施例中，所述S400、于所述氮化处理后的所述沟槽150内形成金属层140可以包括：通过采用超临界流体沉积法于所述氮化处理后的所述沟槽150内形成TiN薄膜。
[0051]在一些实施例中，所述S400、于所述氮化处理后的所述沟槽150内形成金属层140可以包括：通过采用ALD(Atomic layer deposition，译文：原子层沉积，简称ALD，)的方式于所述氮化处理后的所述沟槽150内形成TiN薄膜。
[0052]在一些实施例中，所述S400、于所述氮化处理后的所述沟槽150内形成金属层140可以包括：通过采用PEALD(Plasma enhanced atomic layer deposition，译文：等离子体增强原子层沉积，简称PEALD，)的方式于所述氮化处理后的所述沟槽150内形成TiN薄膜。
[0053]在一些实施例中，所述衬底100可以包括：基底110和堆叠层120。
[0054]在一些实施例中，所述堆叠层120为单层或多层结构。
[0055]在一些实施例中，所述堆叠层120可以包括依次在基底110上层叠形成的第一隔绝层121、介质层122、第二隔绝层123、介电层124和第三隔绝层125。
[0056]在一些实施例中，所述基底110为金属硅化物。
[0057]在一些实施例中，所述第一隔绝层121可以为氮化物层。
[0058]在一些实施例中，所述第一隔绝层121可以为氮化硅薄膜。
[0059]在一些实施例中，所述介质层122可以为硼磷硅玻璃。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，包括：提供衬底；于所述衬底内形成沟槽；对所述沟槽内壁进行氮化处理；在所述氮化处理后的所述沟槽内形成金属层。2.根据权利要求1所述的半导体结构的制备方法，其中，所述衬底包括：基底和堆叠层，所述堆叠层为单层或多层结构。3.根据权利要求2所述的半导体结构的制备方法，其中，所述堆叠层包括依次在基底上层叠形成的第一隔绝层、介质层、第二隔绝层、介电层和第三隔绝层。4.根据权利要求2所述的半导体结构的制备方法，其中，所述于所述衬底内形成沟槽包括：于基底内形成沟槽，于沟槽内壁形成堆叠层。5.根据权利要求4所述的半导体结构的制备方法，其中，所述堆叠层包括氧化层。6.根据权利要求1
‑
5任一项所述的半导体结构的制备方法，其中，所述对所述沟槽内壁进行氮化处理包括：通入含氮气体，对所述沟槽内壁进行所述氮化处理。7.根据权利要求6所述的半导体结构的制备方法，其中，所述含氮气体为氨气、氮气、氮气
‑
...

【专利技术属性】
技术研发人员：王中磊，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：