具有模制结构的半导体存储器装置制造方法及图纸

提供了一种半导体存储器装置。所述半导体存储器装置包括：模制结构，包括堆叠在第一基底上的栅电极；沟道结构，穿透模制结构的第一区域，以与栅电极交叉；第一贯穿结构，穿透模制结构的第二区域；以及第二贯穿结构，穿透模制结构的第三区域。模制结构还包括：存储器单元块，在第一方向上延伸，并且在第二方向上间隔开；以及虚设块，在第一方向上延伸，并且设置在存储器单元块之间。存储器单元块和虚设块中的每个包括布置在第一方向上的单元区域和延伸区域。第一区域是存储器单元块中的一个存储器单元块的单元区域，第二区域是存储器单元块中的所述一个存储器单元块的延伸区域，并且第三区域是虚设块的延伸区域。区域是虚设块的延伸区域。区域是虚设块的延伸区域。

【技术实现步骤摘要】
具有模制结构的半导体存储器装置


[0001]专利技术构思通常涉及半导体存储器装置和制造半导体装置的方法。更具体地，专利技术构思涉及包括阶梯延伸区域的半导体存储器装置和制造半导体装置的方法。

技术介绍

[0002]为了满足消费者对优异性能和廉价价格的需求，期望增大半导体装置的集成密度。在半导体存储器装置中，由于半导体存储器装置的集成密度是决定产品的价格的重要因素，因此特别期望增大集成密度。
[0003]在二维半导体装置或平面半导体装置的情况下，集成密度主要由单位存储器单元占据的面积决定。因此，集成密度很大程度上受到精细图案形成的水平的影响。然而，由于需要极高价格的设备来使精细图案进一步小型化，因此虽然二维半导体装置的集成密度已经增大但仍会受到限制。因此，已经提出了具有三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

[0004]专利技术构思的实施例提供了表现出改善的集成密度和更大的整体可靠性的半导体存储器装置和制造半导体装置的方法。
[0005]在一个实施例中，专利技术构思提供了一种半导体存储器装置，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，所述半导体存储器装置包括：模制结构，包括堆叠在第一基底上的栅电极；沟道结构，穿透模制结构的第一区域，以与栅电极交叉；第一贯穿结构，穿透模制结构的第二区域；以及第二贯穿结构，穿透模制结构的第三区域，其中，所述模制结构还包括：存储器单元块，在第一方向上延伸，并且在第二方向上间隔开；以及虚设块，在第一方向上延伸，并且设置在存储器单元块之间，其中，存储器单元块和虚设块中的每个包括在第一方向上布置的单元区域和延伸区域，第一区域是存储器单元块中的一个存储器单元块的单元区域，第二区域是存储器单元块中的所述一个存储器单元块的延伸区域，并且第三区域是虚设块的延伸区域。2.根据权利要求1所述的半导体存储器装置，其中，存储器单元块中的所述一个存储器单元块的延伸区域包括在第一方向上交替布置的接触区域和贯穿区域，并且第一贯穿结构和第二贯穿结构在贯穿区域中穿透模制结构。3.根据权利要求2所述的半导体存储器装置，其中，贯穿区域被间隔开，并且包括堆叠在第一基底上且与栅电极布置在同一水平处的绝缘图案。4.根据权利要求1所述的半导体存储器装置，其中，第一贯穿结构是位线贯穿结构和共源极线分接贯穿结构中的一个。5.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：上金属线，设置在模制结构上；第二基底，堆叠在第一基底上，并且包括外围电路元件；以及下金属线，堆叠在外围电路元件上，其中，第二贯穿结构穿透第一基底，以将上金属线和下金属线电连接，由此通过连接到第三区域的上金属线传输目标信号。6.根据权利要求5所述的半导体存储器装置，其中，目标信号是电源信号。7.根据权利要求5所述的半导体存储器装置，其中，目标信号是共源极线信号。8.根据权利要求1所述的半导体存储器装置，其中，虚设块是顶部虚设块、底部虚设块、共源极线分接虚设块和位线贯穿结构虚设块中的一个。9.一种半导体存储器装置，所述半导体存储器装置包括：第一模制结构，堆叠在第一基底上；上金属线，设置在第一模制结构上；第二基底，设置在第一基底下方，并且包括外围电路元件；以及下金属线，设置在外围电路元件上，其中，第一模制结构包括第一存储器单元块和第一虚设块，第一虚设块包括单元区域和延伸区域，延伸区域包括在第一方向上布置的接触区域和延伸贯穿区域，并且第一延伸贯穿通路穿透延伸贯穿区域以将上金属线和下金属线连接，由此来自外围电路元件中的一个外围电路元件的目标信号被传输到上金属线。10.根据权利要求9所述的半导体存储器装置，其中，虚设块是顶部虚设块、底部虚设块、共源极线分接虚设块和位线贯穿结构虚设块中的一个。11.根据权利要求9所述的半导体存储器装置，其中，第一模...

【专利技术属性】
技术研发人员：李明勳，申东夏，郭判硕，边大锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：