提升驱动装置静电放电能力的方法及驱动装置制造方法及图纸

本发明专利技术公开了一种提升驱动装置静电放电能力的方法及驱动装置，驱动装置包含电路基板以及驱动晶片；电路基板包括晶片设置区、连接至一电源端的一第一传输路径以及连接至一地端的一第二传输路径；驱动晶片包括多个连接垫以及分别耦接至多个连接垫的多个静电放电电路；多个连接垫分别耦接至该晶片设置区上对应之多个设置垫；其中，一第一静电放电路径将多个静电放电电路之正端连接至该电源端；其中，该第一传输路径与该第一静电放电路径并联设置。该驱动装置具有在不增加驱动晶片本体的抗静电/静电放电能力的情况下，提升驱动装置整体的抗静电/静电放电能力的优点。体的抗静电/静电放电能力的优点。体的抗静电/静电放电能力的优点。

【技术实现步骤摘要】
提升驱动装置静电放电能力的方法及驱动装置


[0001]本专利技术属于晶片驱动装置
，具体涉及一种提升驱动装置静电放电能力的方法及驱动装置。

技术介绍

[0002]静电保护能力对于提升产品的安全性及耐用度都是相当重要的指标之一。在例如显示器的领域中，作为连接玻璃基板以及主电路板桥梁的驱动装置上的驱动晶片非常容易受到静电（例如，来自生产线环境、组装过程或使用环境）的影响而损坏。因此，驱动晶片中通常会设置静电保护电路来保护驱动晶片。然而，随着驱动晶片的输出/输入数量的增加，所需要的静电保护电路的面积也会随之增加（例如，晶片内布线的线宽增加导致面积增加），进而增加了驱动晶片成本。
[0003]因此，如何在驱动晶片的输入/输出日益增加的情况中，控制花费在静电保护上的成本将会是本领域所要发展的重大课题。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一。
[0005]为此，本专利技术提出一种提升驱动装置静电放电能力的方法及驱动装置，该驱动装置具有在不增加驱动晶片本体的抗静电/静电放电能力的情况下，提升驱动装置整体的抗静电/静电放电能力的优点。
[0006]根据本专利技术实施例的驱动装置，包含：一电路基板，包括：一晶片设置区；以及连接至一电源端的一第一传输路径；以及一驱动晶片，包括：多个连接垫，分别耦接至该晶片设置区上对应之多个设置垫；以及多个静电放电电路，分别耦接至多个连接垫；其中，一第一静电放电路径将多个静电放电电路之正端连接至该电源端；其中，该第一传输路径与该第一静电放电路径并联设置。
[0007]根据本专利技术一个实施例，该电路基板还包括连接至一地端的一第二传输路径；并且该驱动晶片还包括将多个静电放电电路之负端连接至该地端的一第二静电放电路径；该第二传输路径与该第二静电放电路径并联设置。
[0008]根据本专利技术一个实施例，该第一传输路径的阻抗小于该第一静电放电路径的阻抗，并且该第二传输路径的阻抗小于该第二静电放电路径的阻抗。
[0009]根据本专利技术一个实施例，该电路基板为软性电路板。
[0010]根据本专利技术一个实施例，当静电发生于多个静电放电电路中任一者上时，静电电流经由该第一传输路径与该第一静电放电路径的至少一部分流入一静电保护电路后，再经一地端流出。
[0011]根据本专利技术一个实施例，该驱动晶片还包括多个放电连接垫，分别连接多个静电放电电路之正端；多个放电连接垫分别连接至该第一传输路径。
[0012]根据本专利技术一个实施例，一种提升驱动装置静电放电能力的方法，其特征在于，包
含：设置一驱动晶片至一电路基板的一晶片设置区上，其中该驱动晶片具有分别耦接至该晶片设置区上之多个设置垫的多个连接垫，以及分别耦接至多个连接垫的多个静电放电电路；电路基板上形成连接至一电源端的一第一传输路径以及连接至一地端的一第二传输路径；该驱动晶片中具有将多个静电放电电路之正端连接至该电源端的一第一静电放电路径，将该第一传输路径与一第一静电放电路径并联设置；以及该驱动晶片中具有将多个静电放电电路之负端连接至该地端的一第二静电放电路径，将该第二传输路径与一第二静电放电路径并联设置。
[0013]根据本专利技术一个实施例，该第一传输路径的阻抗小于该第一静电放电路径的阻抗，并且该第二传输路径的阻抗小于该第二静电放电路径的阻抗。
[0014]根据本专利技术一个实施例，该电路基板为软性电路板。
[0015]根据本专利技术一个实施例，当静电发生于多个静电放电电路中任一者上时，静电电流经由该第一传输路径与该第一静电放电路径的至少一部分流入一静电保护电路后，再经一地端流出。
[0016]根据本专利技术一个实施例，该驱动晶片还包括多个放电连接垫，分别连接多个静电放电电路之正端；多个放电连接垫分别连接至该第一传输路径。
[0017]本专利技术的有益效果是，本专利技术基于将电路基板上的第一传输路径、第二传输路径与驱动晶片中的第一静电放电路径、第二静电放电路径并联设置，来降低第一静电放电路径及/或第二静电放电路径的阻抗。借此达到提升驱动装置整体的抗静电/静电放电能力的目的。
[0018]本专利技术的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
[0019]为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0020]本专利技术的上述和/或附加的方面和优点从下面附图对实施例的描述中将变得明显和容易理解，其中：图1为本专利技术一实施例中驱动装置用于显示器的示意图；图2为本专利技术一实施例中电路基板以及驱动晶片于驱动装置中设置的示意图；图3为本专利技术一实施例中静电放电路径的线路图；图4A为本专利技术一实施例中静电放电路径与静电发生位置的关系线路图；图4B为本专利技术一实施例中静电放电路径与静电发生位置的关系线路图；图5为本专利技术一实施例中电路基板以及驱动晶片于驱动装置中设置的示意图；图6为本专利技术一实施例中驱动方法的流程图。
具体实施方式
[0021]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0022]对本文中使用诸如「第一」、「第二」等名称的元件的任何引用通常不限制这些元件的数目或顺序。相反，这些名称在本文中用作区分两个或更多个元件或元件实例的便利方式。因此，应当理解的是，请求项中的名称「第一」、「第二」等不一定对应于书面描述中的相同名称。此外，应当理解的是，对第一和第二元件的引用并不表示只能采用两个元件或者第一元件必须在第二元件之前。关于本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均为开放性的用语，即意指包含但不限于。
[0023]术语「耦接」在本文中用于指代两个结构之间的直接或间接电耦接。例如，在间接电耦接的一个示例中，一个结构可以经由电阻器、电容器或电感器等被动元件被耦接到另一结构。
[0024]在本专利技术中，词语「示例性」、「例如」用于表示「用作示例、实例或说明」。本文中描述为「示例性」、「例如」的任何实现或方面不一定被解释为比本专利技术的其他方面优选或有利。如本文中关于规定值或特性而使用的术语「大约」、「大致」旨在表示在规定值或特性的一定数值（例如，10%）以内。
[0025]请参照图1，本专利技术的驱动装置10可以例如用于显示器中。具体来说，驱动装置10可以有多个输入端Pin及多个输出端Pout，输入端Pin及输出端Pout分别通过讯号传输线TL耦接至驱动晶片101的对应连接垫/脚位Pad上。当驱动装置10配置于显示器中时，输入端Pin及输出端Pout分别连接显示器的主电路板20以及显示面板（玻璃基板）30。然而本专利技术的驱动装置10，不应受限于其应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动装置，其特征在于，包含：一电路基板，包括：一晶片设置区；以及连接至一电源端的一第一传输路径；以及一驱动晶片，包括：多个连接垫，分别耦接至该晶片设置区上对应之多个设置垫；以及多个静电放电电路，分别耦接至多个连接垫；其中，一第一静电放电路径将多个静电放电电路之正端连接至该电源端；其中，该第一传输路径与该第一静电放电路径并联设置。2.根据权利要求1所述的驱动装置，其特征在于，该电路基板还包括连接至一地端的一第二传输路径；并且该驱动晶片还包括将多个静电放电电路之负端连接至该地端的一第二静电放电路径；该第二传输路径与该第二静电放电路径并联设置。3.根据权利要求2所述的驱动装置，其特征在于，该第一传输路径的阻抗小于该第一静电放电路径的阻抗，并且该第二传输路径的阻抗小于该第二静电放电路径的阻抗。4.根据权利要求1所述的驱动装置，其特征在于，该电路基板为软性电路板。5.根据权利要求1所述的驱动装置，其特征在于，当静电发生于多个静电放电电路中任一者上时，静电电流经由该第一传输路径与该第一静电放电路径的至少一部分流入一静电保护电路后，再经一地端流出。6.根据权利要求1所述的驱动装置，其特征在于，该驱动晶片还包括多个放电连接垫，分别连接多个静电放电电路之正端；多个放电连接垫分别连接至该第一传输路径。7.一种提升驱动装置静电放电能力的方法，其特征在于，...

【专利技术属性】
技术研发人员：蔡水河，吴坤泰，
申请(专利权)人：常州欣盛半导体技术股份有限公司，
类型：发明
国别省市：