一种电子封装件及其制作方法技术

本发明专利技术实施例提供一种电子封装件及其制作方法，涉及芯片封装技术，电子封装件的制作方法，包括：将第一芯片和垂直互联结构密封于临时载板与第一塑封层之间；通过减薄工艺减薄所述第一塑封层，漏出所述垂直互联结构以及所述第一芯片；在漏出的所述第一芯片以及所述垂直互联结构上形成连接所述垂直互联结构或/和所述第一芯片的第一重布线线路层。本发明专利技术实施例提供一种电子封装件及其制作方法，以实现芯片与芯片的短距离信号互联，芯片与基板的电信号互联，以及提供了制作工艺上的灵活性。以及提供了制作工艺上的灵活性。以及提供了制作工艺上的灵活性。

【技术实现步骤摘要】
一种电子封装件及其制作方法


[0001]本专利技术涉及芯片封装技术，尤其涉及一种电子封装件及其制作方法。

技术介绍

[0002]随着集成电路芯片制造技术节点的发展，遵循摩尔定律的芯片制造技术渐渐接近物理极限，相应地，芯片性价比也越来越差；另一方面，物联网、大数据、云计算等要求电子封装件集成度越来越高，芯片与芯片之间、芯片与基板之间的电连接越来越短，三维封装体的散热性能好。
[0003]鉴于芯片封装技术、基板技术在技术上与芯片制造技术存在巨大的技术差距，业界普遍认为，由芯片封装技术提升为主导方向，借以提高电子产品的性价比时代已经来临，系统级封装(SiP，system in package)将是超越摩尔定律的必然途径之一。SiP技术通过混合各种技术如传统封装技术、先进封装技术、基板技术、表面贴装技术等，把芯片和被动元件电信号连接而成的具有(子)系统功能的产品。作为SiP技术不可或缺的先进封装技术即晶圆级封装(WLP)，自2000年以来得到了快速的发展。扇出晶圆级封装技术(fan
‑
out WLP)解决了扇入晶圆级封装(fan
‑
in WLP)不能封装high
‑
pin(即非low I/O)芯片的技术问题，而且开辟了晶圆级封装多芯片的途径，也使得晶圆级的系统级封装(wafer level SiP)成为可能。
[0004]目前，基于硅通孔TSV的硅转接板技术(Si interposer)和基于TSV的三维封装技术被认为是高集成度封装多芯片的理想选择方案。硅转接板技术可以使相临芯片之间可以通过转接板上的重布线技术(芯片制造中后道技术可以使线宽/线距达到0.6um)实现信号的互联，也使得high pin芯片的窄节距(pitch)经由转接板，放大成与基板结合的宽节距。
[0005]然而，由于TSV的制作技术难度极高(电镀Cu filling时易产生void)，费用也高昂，影响了上述技术的普及。基板制造公司试图用把芯片嵌入基板中，达到芯片高密度封装的目的，但由于技术本身的限制，使得制作良率很低或者成本高昂。

技术实现思路

[0006]本专利技术实施例提供一种电子封装件及其制作方法，以实现芯片与芯片的短距离信号互联，芯片与基板的电信号互联，以及提供了制作工艺上的灵活性。
[0007]第一方面，本专利技术实施例提供一种电子封装件的制作方法，包括：
[0008]将第一芯片和垂直互联结构密封于临时载板与第一塑封层之间；
[0009]通过减薄工艺减薄所述第一塑封层，漏出所述垂直互联结构以及所述第一芯片；
[0010]在漏出的所述第一芯片以及所述垂直互联结构上形成连接所述垂直互联结构的第一重布线线路层。
[0011]可选地，在漏出的所述第一芯片以及所述垂直互联结构上形成连接所述垂直互联结构或/和所述第一芯片的第一重布线线路层之后，还包括：
[0012]在所述第一重布线线路层上倒装第二芯片。
[0013]可选地，在所述第一重布线线路层上倒装第二芯片之后，还包括：
[0014]塑封所述第二芯片，形成第二塑封层。
[0015]可选地，所述第一芯片设置有芯片焊脚的一侧朝向所述临时载板。
[0016]可选地，将第一芯片和垂直互联结构密封于临时载板与第一塑封层之间，包括：
[0017]在所述临时载板上形成所述垂直互联结构；
[0018]把所述第一芯片放置于所述临时载板上；
[0019]塑封所述第一芯片与所述垂直互联结构，形成所述第一塑封层。
[0020]可选地，在所述第一重布线线路层上倒装第二芯片并塑封所述第二芯片，形成第二塑封层之后，还包括：
[0021]去除所述临时载板。
[0022]可选地，在去除所述临时载板之后，还包括：
[0023]在去除所述临时载板一侧的所述第一芯片以及所述垂直互联结构上形成连接所述垂直互联结构或/和所述第一芯片的第二重布线线路层；
[0024]在所述第二重布线线路层上形成键合引脚。
[0025]可选地，在所述第二重布线线路层上形成键合引脚之后，还包括：
[0026]将形成有所述键合引脚的一侧与基板键合。
[0027]第二方面，本专利技术实施例提供一种电子封装件，包括：
[0028]第一塑封层和塑封于所述第一塑封层中的第一芯片和垂直互联结构；
[0029]第一重布线线路层、第二塑封层和塑封于所述第二塑封层中的第二芯片，所述第一重布线线路层位于所述第二芯片与所述第一塑封层之间；
[0030]第二重布线线路层和键合引脚，位于所述第一塑封层远离所述第二塑封层一侧，所述第二重布线线路层位于所述第一塑封层与所述键合引脚之间。
[0031]可选地，所述第一芯片设置有芯片焊脚的一侧朝向所述键合引脚。
[0032]本专利技术实施例中，将第一芯片和垂直互联结构密封于临时载板与第一塑封层之间，通过减薄工艺减薄第一塑封层，漏出垂直互联结构以及第一芯片，在漏出的第一芯片以及垂直互联结构上形成连接垂直互联结构或/和第一芯片的第一重布线线路层。垂直互联结构作为连接第一塑封层相对两侧电路的连接线，可以使电子封装件形成为三维封装件，为高密度封装，可以实现芯片与芯片的短距离信号互联，芯片与基板的电信号互联，可以应用于大数据、云计算和物联网等领域。另外，第一重布线线路层和临时载板位于第一塑封层的相对两侧，在第一重布线线路层远离第一塑封层一侧的后续步骤，与去除临时载板后，在第一塑封层远离第一重布线线路层一侧的后续步骤互不影响，由此提供了制作工艺上的灵活性。
附图说明
[0033]图1为本专利技术实施例提供的一种电子封装件的制作方法流程图；
[0034]图2
‑
图12为本专利技术实施例提供的一种电子封装件的制作过程示意图；
[0035]图13为图1中步骤S110的细化步骤流程图；
[0036]图14为本专利技术实施例提供的另一种电子封装件的制作方法流程图；
[0037]图15为本专利技术实施例提供的另一种电子封装件的制作方法流程图；
[0038]图16
‑
图23为本专利技术实施例提供的另一种电子封装件的制作过程示意图。
具体实施方式
[0039]下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。
[0040]图1为本专利技术实施例提供的一种电子封装件的制作方法流程图，图2
‑
图12为本专利技术实施例提供的一种电子封装件的制作过程示意图，结合参考图1
‑
图6，示意出了一种用于制作电子封装件的制作方法，其中电子封装件为采用封装技术将多个芯片封装互联，形成的三维封装体。该制作方法包括：
[0041]S110、将第一芯片12和垂直互联结构11密封于临本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件的制作方法，其特征在于，包括：将第一芯片和垂直互联结构密封于临时载板与第一塑封层之间；通过减薄工艺减薄所述第一塑封层，漏出所述垂直互联结构以及所述第一芯片；在漏出的所述第一芯片以及所述垂直互联结构上形成连接所述垂直互联结构或/和所述第一芯片的第一重布线线路层。2.根据权利要求1所述的制作方法，其特征在于，在漏出的所述第一芯片以及所述垂直互联结构上形成连接所述垂直互联结构或/和所述第一芯片的第一重布线线路层之后，还包括：在所述第一重布线线路层上倒装第二芯片。3.根据权利要求2所述的制作方法，其特征在于，在所述第一重布线线路层上倒装第二芯片之后，还包括：塑封所述第二芯片，形成第二塑封层。4.根据权利要求1所述的制作方法，其特征在于，所述第一芯片设置有芯片焊脚的一侧朝向所述临时载板。5.根据权利要求1所述的制作方法，其特征在于，将第一芯片和垂直互联结构密封于临时载板与第一塑封层之间，包括：在所述临时载板上形成所述垂直互联结构；把所述第一芯片放置于所述临时载板上；塑封所述第一芯片与所述垂直互联结构，形成所述第一塑封层。6.根据权利要求3...

【专利技术属性】
技术研发人员：俞国庆，
申请(专利权)人：立芯精密智造昆山有限公司，
类型：发明
国别省市：