半导体装置和制造半导体装置的方法制造方法及图纸

本申请涉及半导体装置和制造半导体装置的方法。本文可提供一种制造半导体装置的方法。该方法可包括：形成层叠结构，该层叠结构包括交替地层叠的多个第一材料层和多个第二材料层；形成第一开口，该第一开口包括穿过层叠结构的通孔以及联接到通孔并位于第一材料层和第二材料层的至少一个界面中的凹口；形成牺牲层，该牺牲层包括位于通孔中的第一部分和位于凹口中的第二部分；以及将牺牲层的第一部分氧化，从而形成位于通孔中的第一牺牲图案和位于凹口中的填塞图案。于凹口中的填塞图案。于凹口中的填塞图案。

【技术实现步骤摘要】
半导体装置和制造半导体装置的方法


[0001]本公开的各种实施方式总体上涉及电子装置，更具体地，涉及一种半导体装置以及制造该半导体装置的方法。

技术介绍

[0002]半导体装置的集成度主要根据单位存储器单元所具有的面积来确定。由于被配置为将存储器单元以单层形成在基板上的半导体装置的集成度的改进最近已达到极限，所以提出了被配置为在基板上层叠存储器单元的3D半导体装置。另外，为了改进这种半导体装置的操作可靠性，正在开发各种结构和制造方法。

技术实现思路

[0003]本公开的实施方式可提供一种制造半导体装置的方法。该方法可包括以下步骤：形成层叠结构，该层叠结构包括交替地层叠的多个第一材料层和多个第二材料层；形成第一开口，该第一开口包括穿过层叠结构的通孔以及联接到通孔并位于第一材料层和第二材料层的多个界面中的至少一个界面中的凹口；形成牺牲层，该牺牲层包括位于通孔中的第一部分和位于凹口中的第二部分；以及将牺牲层的第一部分氧化，从而形成位于通孔中的第一牺牲图案和位于凹口中的填塞图案。
[0004]本公开的实施方式可提供一种制造半导体装置的方法。该方法可包括以下步骤：形成层叠结构，该层叠结构包括交替地层叠的多个第一材料层和多个第二材料层以及插置在第一材料层和第二材料层之间的至少一个界面层；形成第一开口，该第一开口包括穿过层叠结构的通孔以及联接到通孔并突出到所述至少一个界面层中的至少一个凹口；在第一开口中形成牺牲层以填充凹口；以及通过将牺牲层的一部分氧化来形成位于凹口中的填塞图案。
[0005]本公开的实施方式可提供一种制造半导体装置的方法。该方法可包括以下步骤：形成层叠结构；形成第一开口，该第一开口穿过层叠结构并且包括第一区域、第二区域、位于第一区域和第二区域之间的弓形区域(bowing region)以及联接到弓形区域并突出到层叠结构中的凹口，第一区域具有第一宽度，第二区域具有小于第一宽度的第二宽度，并且弓形区域具有大于第一宽度的第三宽度；在第一开口中形成牺牲层以填充凹口；以及通过将牺牲层的一部分氧化来形成位于凹口中的填塞图案。
[0006]本公开的实施方式可提供一种半导体装置。该半导体装置可包括：层叠结构，其包括交替地层叠的多个导电层和多个绝缘层；沟道结构，其穿透层叠结构；以及填塞图案，其位于导电层和绝缘层之间的多个界面中的至少一个界面中并且包括面向导电层的第一表面和面向绝缘层的第二表面，第一表面和第二表面中的至少一个具有斜度。
附图说明
[0007]图1A和图1B是示出根据本公开的实施方式的半导体装置的结构的示图。
[0008]图2A和图2B是示出根据本公开的各种实施方式的半导体装置的结构的示图。
[0009]图3A、图3B、图3C、图3D、图3E和图3F是示出根据本公开的实施方式的半导体装置的制造方法的示图。
[0010]图4A、图4B、图4C、图4D和图4E是示出根据本公开的实施方式的半导体装置的制造方法的示图。
[0011]图5A、图5B、图5C和图5D是示出根据本公开的实施方式的半导体装置的制造方法的示图。
[0012]图6是示出根据本公开的实施方式的存储器系统的图。
[0013]图7是示出根据本公开的实施方式的存储器系统的图。
[0014]图8是示出根据本公开的实施方式的存储器系统的图。
[0015]图9是示出根据本公开的实施方式的存储器系统的图。
[0016]图10是示出根据本公开的实施方式的存储器系统的图。
具体实施方式
[0017]本说明书或申请中引入的本公开的实施方式中的特定结构或功能描述为举例说明以描述根据本公开的概念的实施方式。根据本公开的概念的实施方式可按各种形式实践，不应被解释为限于本说明书或申请中描述的实施方式。贯穿说明书，相同的标号表示相同的元件。因此，即使标号未参照一幅图提及或描述，该标号也可参照另一幅图提及或描述。另外，即使标号未在一幅图中示出，其也可参照另一幅图提及或描述。
[0018]本公开的各种实施方式涉及一种具有稳定的结构和改进的特性的半导体装置和制造该半导体装置的方法。
[0019]图1A和图1B是示出根据本公开的实施方式的半导体装置的结构的示图。
[0020]参照图1A，半导体装置可包括层叠结构ST和穿透层叠结构ST的沟道结构CH。层叠结构ST可包括开口OP，并且沟道结构CH可位于开口OP中。
[0021]层叠结构ST可包括交替地层叠的导电层11和绝缘层12。导电层11可以是存储器单元、选择晶体管等的栅电极。导电层11可包括诸如多晶硅、钨、钼、金属等的导电材料。绝缘层12用于将层叠的导电层11彼此绝缘。绝缘层12可包括诸如氧化物、氮化物、气隙等的绝缘材料。
[0022]沟道结构CH可包括沟道层17。沟道结构CH还可包括存储器层M、绝缘芯18或其组合。沟道层17可以是形成存储器单元或选择晶体管的沟道的区域。沟道层17可包括诸如硅、锗、纳米结构等的半导体材料。存储器层M可插置在沟道层17和导电层11之间。在实施方式中，存储器层M可形成为包围沟道层17的侧壁。存储器层M可包括隧道绝缘层、数据存储层、阻挡层或其组合。数据存储层可包括浮栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料或其组合。绝缘芯18可形成在沟道层17中。绝缘芯18可包括诸如氧化物、氮化物、气隙等的绝缘材料。
[0023]参照图1A和图1B，沟道结构CH可在导电层11和绝缘层12层叠的方向上穿透层叠结构ST。沟道结构CH可具有均匀的宽度或者具有根据区域而不同的宽度。沟道结构CH可包括第一部分P1、第二部分P2以及位于它们之间的第三部分P3。第一部分P1可具有第一宽度W1，第二部分P2可具有第二宽度W2，第三部分P3可具有第三宽度W3。第二宽度W2可小于第一宽
度W1。第三宽度W3可大于第一宽度W1。
[0024]在实施方式中，第一部分P1可以是沟道结构CH的上部，并且沟道结构CH可在层叠结构ST的上表面中具有第一宽度W1。第二部分P2可以是沟道结构CH的下部，并且沟道结构CH可在层叠结构ST的下表面中具有第二宽度W2。第三部分P3可以是弓形区域，并且可具有弓形形状的横截面。作为参考，上部和下部可以是相对概念。层叠结构ST可倒置，在这种情况下第一部分P1可以是下部，第二部分P2可以是上部。
[0025]根据上述结构，存储器单元或选择晶体管可位于沟道结构CH与导电层11交叉的区域中。存储器单元可沿着沟道结构CH层叠。另外，即使在制造工艺期间在开口OP的侧壁中导致凹口，沟道结构CH也可具有平坦侧壁。
[0026]图2A和图2B是示出根据本公开的实施方式的半导体装置的结构的示图。图2A和图2B可以是图1A的一部分的放大图。在实施方式中，图2A可以是沟道结构CH的弓形区域的放大图。在实施方式中，图2B也可以是沟道结构CH的弓形区域的放大图。下面将省略冗余描述。
[0027]参照图2A和图2B，半导体装置可包括层叠结构ST和沟道本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体装置的方法，该方法包括以下步骤：形成层叠结构，该层叠结构包括交替地层叠的多个第一材料层和多个第二材料层；形成第一开口，该第一开口包括通孔和凹口，所述通孔穿过所述层叠结构，所述凹口联接到所述通孔并且位于所述第一材料层和所述第二材料层的多个界面中的至少一个界面中；形成牺牲层，该牺牲层包括位于所述通孔中的第一部分和位于所述凹口中的第二部分；以及将所述牺牲层的所述第一部分氧化，从而形成位于所述通孔中的第一牺牲图案和位于所述凹口中的填塞图案。2.根据权利要求1所述的方法，其中，在所述多个界面中的所述至少一个界面中，所述第一材料层和所述第二材料层中的至少一个具有斜度。3.根据权利要求1所述的方法，其中，所述通孔包括第一区域、第二区域和第三区域，所述第一区域具有第一宽度，所述第二区域具有第二宽度，所述第三区域位于所述第一区域和所述第二区域之间并且具有大于所述第一宽度和所述第二宽度中的每一个的第三宽度。4.根据权利要求3所述的方法，其中，所述凹口包括联接到所述第一区域的第一凹口、联接到所述第二区域的第二凹口和联接到所述第三区域的第三凹口中的至少一个。5.根据权利要求1所述的方法，该方法还包括以下步骤：在所述第一部分上形成种子层，其中，当所述第一部分被氧化时，所述种子层与所述第一部分一起被氧化以形成所述第一牺牲图案。6.根据权利要求1所述的方法，该方法还包括以下步骤：在所述第一牺牲图案上形成种子层；以及通过将所述种子层氧化来形成氧化物层。7.根据权利要求1所述的方法，该方法还包括以下步骤：在形成所述第一牺牲图案和所述填塞图案之前，通过将所述牺牲层的所述第一部分的一部分氧化来形成第二牺牲图案；以及去除所述第二牺牲图案。8.根据权利要求7所述的方法，其中，形成所述第二牺牲图案的步骤包括：将所述第一部分的表面氧化，以便减小所述第一部分的厚度。9.根据权利要求1所述的方法，其中，形成所述第一牺牲图案和所述填塞图案的步骤包括：通过将所述牺牲层的所述第二部分维持在所述第二部分未被氧化的状态来形成所述填塞图案。10.根据权利要求1所述的方法，该方法还包括以下步骤：通过去除所述填塞图案和所述第一材料层来形成第二开口；以及在所述第二开口中形成第三材料层。11.根据权利要求1所述的方法，其中，所述牺牲层和所述第一材料层所包括的材料的蚀刻选择性高于所述第二材料层中所包括的材料的蚀刻选择性。12.根据权利要求1所述的方法，该方法还包括以下步骤：在形成所述填塞图案之后，在所述通孔中形成存储器层；以及
形成由所述存储器层围绕的沟道...

【专利技术属性】
技术研发人员：李起洪，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：