内连线结构的制备方法技术

本发明专利技术提供一种内连线结构的制备方法，包括：提供衬底，在所述衬底上形成第一金属层、第二金属层及连接所述第一金属层和所述第二金属层的金属通孔，其中，所述金属通孔的形成包括：根据所述第一金属层和所述第二金属层中金属导线的延伸方向及间距，对所述金属通孔进行光学仿真图形设计，以修正所述金属通孔。本发明专利技术根据第一金属层和第二金属层中金属导线的延伸方向及间距，通过光学仿真图形设计对金属通孔进行修正，借由光学仿真图形设计去收敛现有硬掩模层无法局限的方向，进而避免由于金属导线间距过小导致法人金属通孔两侧的金属导线短路。线短路。线短路。

【技术实现步骤摘要】
内连线结构的制备方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种内连线结构的制备方法。

技术介绍

[0002]半导体器件的制造必须历经一系列工艺流程，该流程包括诸如刻蚀和光刻等各种不同的半导体器件工艺步骤。在传统的工艺流程上会区分为两类主要的次工艺流程，分别为前段制程(Front End of Line，简称FEOL)和后段制程(Back End of Line，简称BEOL)。后段制程可包括金属层的形成，以及在晶圆上不同层的金属层间金属连线、通孔的形成等。其中，内连线结构是为了实现半导体芯片器件之间的电连接的重要结构，目前已发展出各种内连线结构以及形成工艺，例如铜互连结构。
[0003]在先进半导体制程当中，后段的制程为了增加电路绕线的密度，会尽可能的缩小金属绕线的最小宽距比(Pitch)，但因为电路绕线除了金属绕线之外还包括数目众多的通孔结构(Via)，以达到跳线相接的功能性要求，但在如此小的间距下加上当层金属与通孔结构的复杂状况下，便容易让通孔造成与两侧金属导线的短路。

技术实现思路

[0004]本专利技术的目的在于提供一种内连线结构的制备方法，对金属通孔进行修正，以避免由于金属导线间距过小导致金属通孔两侧的金属导线短路。
[0005]为实现上述目的，本专利技术提供一种内连线结构的制备方法，包括：提供衬底，在所述衬底上形成第一金属层、第二金属层及连接所述第一金属层和所述第二金属层的金属通孔，其中，所述金属通孔的形成包括：根据所述第一金属层和所述第二金属层中金属导线的延伸方向及间距，对所述金属通孔进行光学仿真图形设计，以修正所述金属通孔。
[0006]可选的，所述第一金属层为下层金属层，所述第二金属层为上层金属层，所述第一金属层的延伸方向和所述第二金属层的延伸方向垂直，且所述第一金属层和所述第二金属层均垂直于所述金属通孔。
[0007]可选的，第一金属层包括至少两条沿第一方向延伸的第一金属导线，相邻所述第一金属导线之间具有第一间距；所述第二金属层包括至少两条沿第二方向延伸的第二金属导线，相邻所述第二金属导线之间具有第二间距；其中，所述第一间距小于所述第二间距，所述光学仿真图形设计包括沿所述第二方向内缩所述金属通孔的尺寸；所述第一间距大于所述第二间距，所述光学仿真图形设计包括沿所述第一方向内缩所述金属通孔的尺寸。
[0008]可选的，所述第一间距小于或等于所述第二间距，所述光学仿真图形设计还包括沿所述第一方向拓展所述金属通孔的尺寸；所述第一间距大于所述第二间距，所述光学仿真图形设计还包括沿所述第二方向拓展所述金属通孔的尺寸。
[0009]可选的，修正后的所述金属通孔的横向截面呈椭圆形，且所述椭圆形的长轴沿所述第一金属层和所述第二金属层中金属导线的间距较小的延伸方向延伸。
[0010]可选的，所金属通孔的侧壁与所述第一金属层的夹角的范围为85
°
~90
°
。
[0011]可选的，所述金属通孔沿所述第一方向或所述第二方向内缩的尺寸为1nm~10nm。
[0012]可选的，所述第一金属层和所述第二金属层均为铜金属层。
[0013]可选的，所述第一金属层和所第二金属层之间还形成有金属间介电层，所述金属通孔贯穿所述金属间介电层。
[0014]可选的，所述金属通孔的形成过程包括：根据光学仿真图形设计制定所述金属通孔的掩模版；采用所述掩模版在所述金属间介电层上形成硬掩模层；刻蚀所述金属间介电层形成贯穿所述金属间介电层的通孔；在所述通孔内填充金属材料形成金属通孔。
[0015]综上，本专利技术提供一种内连线结构的制备方法，根据第一金属层和第二金属层中金属导线的延伸方向及间距，对连接所述第一金属层和所述第二金属层的金属通孔进行光学仿真图形设计，以修正所述金属通孔，借由光学仿真图形设计去收敛现有硬掩模层无法局限的方向，进而避免由于金属导线间距过小导致金属通孔两侧的金属导线短路。
附图说明
[0016]图1A为一内连线结构的示意图；图1B为图1A经OPC修正后在硅片上形成的内连线结构的示意图；图2A为本专利技术一实施例提供的内连线结构中金属通孔修正的示意图；图2B为本专利技术另一实施例提供的内连线结构中金属通孔修正的示意图；图2C为本专利技术一实施例提供的修正后的内连线结构的示意图；图3为一修正后的内连线结构种金属通孔的电镜图。
[0017]其中，附图标记为：M1
‑
第一金属层；M2
‑
第二金属层；V1
‑
金属通孔a1、a2
‑
金属通孔的半径的内缩尺寸；b1、b2
‑
金属通孔的半径的拓展尺寸；D1
‑
第一间距；D2
‑
第二间距。
具体实施方式
[0018]以下结合附图和具体实施例对本专利技术的内连线结构的制备方法作进一步详细说明。根据下面的说明和附图，本专利技术的优点和特征将更清楚，然而，需说明的是，本专利技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0019]在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本专利技术实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标
于每一图中。
[0020]随着半导体技术的快速发展，芯片特征尺寸不断缩小，半导体工艺中使用的光刻波长已经远大于关键特征尺寸(CD)，这使得衍射、干涉等导致的光学临近效应成为影响光刻工艺的关键因素。光学邻近效应修正(OPC) 是通过对掩模版图形进行修正，最大可能的解决光刻图形变形的问题, 典型地如光刻后线端缩短边缘的现象。另外, 随着线宽特征尺寸的不断缩小，曝光图形尤其是通孔结构的掩模版误差因子(Mask Error Effect，MEEF) 也明显增大，相应地，掩模版图形尺寸的微小波动可能导致硅片上图形线宽的巨大波动。
[0021]图1A为一内连线结构的示意图，图1B为图1A经OPC修正后在硅片上形成的内连线结构的示意图。如图1A和图1B所示，第一金属层M1和第二金属层M2通过金属通孔V1进行连接，形成内连线结构。在后段的制程中，为了增加电路绕线的密度，会尽可能的缩小金属绕线的最小宽距比(Pitch)，如图1 A所示，第一金属层M1中相邻的两条金属导线之间的间距较小，刻蚀形成的金属通孔V1容易导致其两侧的金属导线短路。在金属通孔V1刻蚀本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内连线结构的制备方法，其特征在于，包括：提供衬底，在所述衬底上形成第一金属层、第二金属层及连接所述第一金属层和所述第二金属层的金属通孔，其中，所述金属通孔的形成包括：根据所述第一金属层和所述第二金属层中金属导线的延伸方向及间距，对所述金属通孔进行光学仿真图形设计，以修正所述金属通孔。2.根据权利要求1所述的内连线结构的制备方法，其特征在于，所述第一金属层为下层金属层，所述第二金属层为上层金属层，所述第一金属层的延伸方向和所述第二金属层的延伸方向垂直，且所述第一金属层和所述第二金属层均垂直于所述金属通孔。3.根据权利要求2所述的内连线结构的制备方法，其特征在于，所述第一金属层包括至少两条沿第一方向延伸的第一金属导线，相邻所述第一金属导线之间具有第一间距；所述第二金属层包括至少两条沿第二方向延伸的第二金属导线，相邻所述第二金属导线之间具有第二间距；其中，所述第一间距小于所述第二间距，所述光学仿真图形设计包括沿所述第二方向内缩所述金属通孔的尺寸；所述第一间距大于所述第二间距，所述光学仿真图形设计包括沿所述第一方向内缩所述金属通孔的尺寸。4.根据权利要求3所述的内连线结构的制备方法，其特征在于，所述第一间距小于或等于所述第二间距，所述光学仿真图形设计还包括沿所述第一方向拓展所述金属通孔的尺寸；所述...

【专利技术属性】
技术研发人员：陈维邦，郭廷晃，郑志成，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：