本实用新型专利技术公开了一种埋入式三维堆叠的晶圆级扇出封装结构，属于半导体芯片封装技术领域。其构造了带有TSV通孔的桥接芯片结构，其从上而下分布的导电结构包括：金属柱Ⅰ(113)、金属层Ⅰ(112)、金属导电柱(109)、金属层Ⅱ(117)、金属柱Ⅱ(118)和栅极阵列焊球Ⅰ(119)，使得电信号能够同时实现第一再布线金属层(203)与第二再布线金属层(209)的电性连接，利用第二再布线金属层(209)、第一再布线金属层(203)以及带有TSV通孔的桥接芯片(122)代替传统的TSV方法实现了芯片间的垂直互联。本实用新型专利技术进一步减小了封装体的厚度，同时，提供了更多的芯片间电信号垂直传输的路径。更多的芯片间电信号垂直传输的路径。更多的芯片间电信号垂直传输的路径。
【技术实现步骤摘要】
一种埋入式三维堆叠的晶圆级扇出封装结构
[0001]本技术涉及一种埋入式三维堆叠的晶圆级扇出封装结构，属于半导体芯片封装
技术介绍
[0002]扇出型封装目前为晶圆级先进封装方法之一，由于需封装芯片的数量的不断增加，多芯片所占用的横向面积越来越大，因此，开始将多芯片进行纵向连接，以使得在相同的横向面积中封装更多的芯片，已有的纵向封装技术中，被封装芯片均为单面有源芯片，封装后封装体中的芯片与芯片之间以及芯片与外部器件之间的信号传输距离远，信号衰减和损耗较大。
技术实现思路
[0003]为了克服现有技术的不足，本技术提供了一种埋入式三维堆叠的晶圆级扇出封装结构,以缩短电信号传输时间，提高电信号的传输效率，提高封装体的电性能。
[0004]本技术的技术方案：
[0005]本技术提供了一种埋入式三维堆叠的晶圆级扇出封装结构，其包括带有TSV 通孔的桥接芯片、第一再布线金属层、第二再布线金属层、金属柱Ⅲ、塑封料Ⅰ，所述第一再布线金属层的上表面设置第一再布线金属层的上焊盘Ⅱ和第一再布线金属层的上焊盘Ⅰ，所述第一再布线金属层的上焊盘Ⅰ设置在所述第一再布线金属层的上焊盘Ⅱ的四周，其下表面设置第一再布线金属层的下焊盘；
[0006]所述第二再布线金属层的下表面设置第二再布线金属层的下焊盘Ⅰ和第二再布线金属层的下焊盘Ⅱ，所述第二再布线金属层的下焊盘Ⅰ设置在所述第二再布线金属层的下焊盘Ⅱ的四周，其上表面设置所述第二再布线金属层的上焊盘；
[0007]所述带有TSV通孔的桥接芯片包括芯片本体、第三再布线金属层Ⅰ、第三再布线金属层Ⅱ、若干个金属柱Ⅰ、金属图案层Ⅱ、若干个金属柱Ⅱ、若干个金属导电柱和底填膜，
[0008]所述金属导电柱上下贯穿芯片本体并露出其顶端，所述第三再布线金属层Ⅰ与第三再布线金属层Ⅱ分别设置于所述金属导电柱的上方和下方，并且其焊盘分别与所述金属导电柱的上下表面固连，所述第三再布线金属层Ⅰ与芯片本体的上表面之间的空间填充钝化层；
[0009]所述金属柱Ⅰ设置于第三再布线金属层Ⅰ的上焊盘，
[0010]所述金属柱Ⅱ通过所述金属图案层Ⅱ设置于所述第三再布线金属层Ⅱ的下方，所述金属图案层Ⅱ选择性连接第三再布线金属层Ⅱ的下焊盘，所述金属柱Ⅱ的末端设置栅极阵列焊球Ⅰ，所述底填膜填充并覆盖金属层Ⅱ、金属柱Ⅱ和栅极阵列焊球Ⅰ；
[0011]所述带有TSV通孔的桥接芯片和若干个金属柱Ⅲ设置在第一再布线金属层和第二再布线金属层之间，所述金属柱Ⅲ设置在带有TSV通孔的桥接芯片的四周，且所述带有TSV通孔的桥接芯片的高度与所述金属柱Ⅲ的高度相同；
[0012]所述带有TSV通孔的桥接芯片的栅极阵列焊球Ⅰ与所述第一再布线金属层的上焊盘Ⅱ实现电性连接，所述金属柱Ⅲ的下表面与第一再布线金属层的上焊盘Ⅰ实现电性连接，所述带有TSV通孔的桥接芯片的金属柱Ⅰ的上表面与第二再布线金属层的下焊盘Ⅱ实现电性连接，金属柱Ⅲ的上表面与第二再布线金属层的下焊盘Ⅱ实现电性连接，所述塑封料Ⅰ包封带有TSV通孔的桥接芯片和所有金属柱Ⅲ，形成塑封体。
[0013]可选地，所述第一再布线金属层与第二再布线金属层的结构相同。
[0014]可选地，所述金属导电柱的直径小于金属柱Ⅰ和/或金属柱Ⅱ。
[0015]可选地，所述第二再布线金属层的上方电性连接若干个芯片、无源器件或芯片封装体并通过塑封料Ⅱ填充。
[0016]可选地，还包括复合金属层，所述复合金属层由下而上依次包含具有金属粘合层、金属阻挡层和金属种子层的多层金属叠层，所述金属粘合层形成在第二再布线金属层的上焊盘的上表面，所述金属阻挡层形成在所述金属粘合层上，所述金属种子层形成在所述金属阻挡层上并且充当第二再布线金属层的上焊盘和随后的所述芯片、无源器件或芯片封装体的焊料凸点的中间导电层。
[0017]可选地，所述第一再布线金属层的下焊盘设置栅极阵列焊球Ⅱ。
[0018]有益效果
[0019]1、本技术一种埋入式三维堆叠的晶圆级扇出封装结构，构造了带有 TSV通孔的桥接芯片结构，其从上而下分布的导电结构包括：金属柱Ⅰ113、第三再布线金属层Ⅰ112、金属导电柱109、金属图案层Ⅱ117、金属柱Ⅱ118和栅极阵列焊球Ⅰ119，使得电信号能够同时实现第一再布线金属层203与第二再布线金属层209的电性连接，利用第二再布线金属层209、第一再布线金属层203以及带有 TSV通孔的桥接芯片122代替传统的TSV方法实现了芯片间的垂直互联；
[0020]2、带有TSV通孔的桥接芯片122中的钝化层110在带有TSV通孔的桥接芯片122的制造过程中起到了保护芯片本体102的作用，减少了半导体晶圆101在制作带有TSV 通孔的桥接芯片122过程中的翘曲，同时也增加了带有TSV通孔的桥接芯片122的可靠性；
[0021]3、带有TSV通孔的桥接芯片122的厚度比传统的TSV薄，因此能够大大减小使用带有TSV通孔的桥接芯片122进行进一步封装的封装体的厚度，同时，提供了更多的芯片间电信号垂直传输的路径，大大缩短了电信号传输时间，提高了电信号的传输效率，减少了电信号在传输过程中的衰减与损耗，提高了封装体的电性能。
附图说明
[0022]图1为本技术一种埋入式三维堆叠的晶圆级扇出封装结构的剖面示意图；
[0023]图2为图1中的带有TSV通孔的桥接芯片的剖面示意图；
[0024]图3A至图3U和4A至图4G为本技术一种埋入式三维堆叠的晶圆级扇出封装结构的封装方法的流程示意图；
[0025]图5为图1的进一步封装结构的实施例一的剖面示意图；
[0026]图6为图1的进一步封装结构的实施例二的剖面示意图；
[0027]图中：半导体晶圆101
[0028]芯片本体102
[0029]半导体芯片或组件103
[0030]锯道104
[0031]无源上表面105
[0032]无源下表面106
[0033]通孔107
[0034]表面Ⅰ108
[0035]金属导电柱109
[0036]钝化层110
[0037]金属柱的上表面111
[0038]第三再布线金属层Ⅰ112
[0039]金属柱Ⅰ113
[0040]第一临时载片114
[0041]可释放胶层115
[0042]表面Ⅱ116
[0043]金属图案层Ⅱ117
[0044]金属柱Ⅱ118
[0045]栅极阵列焊球Ⅰ119
[0046]划片膜Ⅰ120
[0047]底填膜121
[0048]第一临时载片114
[0049]锯道104
[0050]带有TSV通孔的桥接芯片122 第三再布线金属层Ⅱ123
[0051]第三再布线金属层Ⅱ的下焊盘124 临时载片201
[0052]可释放图层202
...
【技术保护点】
【技术特征摘要】
1.一种埋入式三维堆叠的晶圆级扇出封装结构，其特征在于，其包括带有TSV通孔的桥接芯片(122)、第一再布线金属层(203)、第二再布线金属层(209)、金属柱Ⅲ(205)和塑封料Ⅰ(207)，所述第一再布线金属层(203)的上表面设置第一再布线金属层的上焊盘Ⅱ(206)和第一再布线金属层的上焊盘Ⅰ(204)，所述第一再布线金属层的上焊盘Ⅰ(204)设置在所述第一再布线金属层的上焊盘Ⅱ(206)的四周，其下表面设置第一再布线金属层的下焊盘(215)；所述第二再布线金属层(209)的下表面设置第二再布线金属层的下焊盘Ⅰ(231)和第二再布线金属层的下焊盘Ⅱ(232)，所述第二再布线金属层的下焊盘Ⅰ(231)设置在所述第二再布线金属层的下焊盘Ⅱ(232)的四周，其上表面设置所述第二再布线金属层的上焊盘(210)；所述带有TSV通孔的桥接芯片(122)包括芯片本体(102)、第三再布线金属层Ⅰ(112)、第三再布线金属层Ⅱ(123)、若干个金属柱Ⅰ(113)、金属图案层Ⅱ(117)、若干个金属柱Ⅱ(118)、若干个金属导电柱(109)和底填膜(121)，所述金属导电柱(109)上下贯穿芯片本体(102)并露出其顶端，所述第三再布线金属层Ⅰ(112)与第三再布线金属层Ⅱ(123)分别设置于所述金属导电柱(109)的上方和下方，并且其焊盘分别与所述金属导电柱(109)的上下表面固连，所述第三再布线金属层Ⅰ(112)与芯片本体(102)的上表面之间的空间填充钝化层(110)；所述金属柱Ⅰ(113)设置于第三再布线金属层Ⅰ(112)的上焊盘，所述金属柱Ⅱ(118)通过所述金属图案层Ⅱ(117)设置于所述第三再布线金属层Ⅱ(123)的下方，所述金属图案层Ⅱ(117)选择性连接第三再布线金属层Ⅱ的下焊盘(124)，所述金属柱Ⅱ(118)的末端设置栅极阵列焊球Ⅰ(119)，所述底填膜(121)填充并覆盖金属图案层Ⅱ(117)、金属柱Ⅱ(118)和栅极阵列焊球Ⅰ(119)；所述带有TSV通孔的桥接芯片(122)和若干个金属...
【专利技术属性】
技术研发人员：李宗怿，郭良奎，罗富铭，潘波，
申请(专利权)人：长电集成电路绍兴有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。