半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域环绕于所述第二区域的侧部，所述基底包括图形材料层和分立于所述图形材料层上的第一核心层；在所述第二区域的所述第一核心层的侧壁上形成侧核心层，所述第一核心层和所述侧核心层作为第二核心层；在所述第一核心层和第二核心层的侧壁上形成侧墙层；去除所述第一核心层和第二核心层；以所述侧墙层为掩膜刻蚀所述图形材料层形成目标图形。本申请实施例在保证第一区域的目标图形的横向间隔不变的情况下，仅扩大被第一区域环绕的第二区域的目标图形的横向间隔，能够满足目标图形多样化横向间隔的要求，有利于提高半导体结构的电学性能。电学性能。电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligned double patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
[0003]随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。

技术实现思路

[0004]本申请实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。
[0005]为解决上述问题，本申请实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域环绕于所述第二区域的侧部，所述基底包括图形材料层和分立于所述图形材料层上的第一核心层；在所述第二区域的所述第一核心层的侧壁上形成侧核心层，所述第一核心层和所述侧核心层作为第二核心层；在所述第一核心层和第二核心层的侧壁上形成侧墙层；去除所述第一核心层和第二核心层；以所述侧墙层为掩膜刻蚀所述图形材料层形成目标图形。
[0006]相应的，本申请实施例还提供一种半导体结构，包括：基底，所述基底包括第一区域和第二区域，所述第一区域环绕于所述第二区域的侧部；目标图形，分立于所述基底上，以垂直于所述第一区域的所述目标图形的延伸方向为横向，所述第二区域中目标图形之间的横向间隔大于所述第一区域中目标图形之间的横向间隔。
[0007]与现有技术相比，本申请实施例的技术方案具有以下优点：
[0008]本申请实施例所提供的半导体结构的形成方法中，所述第一区域环绕于所述第二区域的侧部，在所述第二区域的所述第一核心层的侧壁上形成侧核心层，第二区域II的所述第一核心层和所述侧核心层作为第二核心层，以平行于所述图形材料层的表面，且垂直于所述第一核心层延伸方向为横向，所述第二核心层的横向尺寸大于所述第一核心层的横向尺寸，在所述第二核心层的侧壁上形成侧墙层，相应的，所述第二区域的所述侧墙层之间
的横向间隔大于所述第一区域的所述侧墙层之间的横向间隔，从而第二区域的目标图形的横向间隔大于所述第一区域的目标图形的横向间隔；综上，本申请实施例在保证第一区域的目标图形的横向间隔不变的情况下，仅扩大被第一区域环绕的第二区域的目标图形的横向间隔，能够满足目标图形多样化横向间隔的要求，有利于提高半导体结构的电学性能。
[0009]可选方案中，形成的所述目标图形包括伪栅结构，所述半导体结构的形成方法还包括：形成覆盖所述伪栅结构的侧壁且露出所述伪栅结构顶部的层间介质层；去除所述伪栅结构，在所述层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构；在所述第二区域的所述栅极结构上形成栅极插塞。本申请实施例中，所述第二区域的所述目标图形的横向间隔较大，因此形成在第二区域的栅极结构上的栅极插塞之间的横向间隔较远，所述第二区域的栅极结构上的栅极插塞之间不易出现桥接的情况。本申请实施例，所述第二区域的栅极结构之间的横向间隔较大，相应的，所述第一区域的栅极结构和第二区域的栅极结构之间的间隔较小，因为所述第一区域环绕于所述第二区域的侧部，从而第一区域的栅极结构和第二区域的栅极结构之间横向间隔较小的区域较小，仅扩大需要连接栅极插塞的栅极结构之间的横向间隔，有利于降低所述第一区域的栅极结构和第二区域的栅极结构桥接的风险，优化半导体结构的电学性能。
[0010]可选方案中，形成的所述目标图形包括鳍部，所述半导体结构的形成方法还包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部分顶壁和部分侧壁，所述第二区域的所述鳍部之间的所述栅极结构的横向尺寸较大，从而沿所述鳍部的延伸方向，刻蚀所述第二区域的所述鳍部之间的所述栅极结构，在第二区域中形成断开所述栅极结构的开口的过程中，不易误刻蚀所述鳍部，所述开口的形成窗口较大，有利于提高半导体结构的电学性能。
附图说明
[0011]图1至图7是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0012]图8至图24是本申请半导体结构的形成方法第一实施例中各步骤对应的结构示意图；
[0013]图25是本申请半导体结构的结构示意图。
具体实施方式
[0014]目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
[0015]参考图1至图7，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
[0016]参考图1，提供基底，所述基底包括衬底1、位于所述衬底1上的抗刻蚀层2以及位于抗刻蚀层2上的图形定义层3。
[0017]结合图1，参考图2至图5，经过多次掺杂成膜步骤，依次在所述图形定义层3中形成多个掺杂层9(如图5所示)，所述掺杂成膜步骤包括：在所述图形定义层3上形成第一掩膜层7；在所述第一掩膜层7中形成露出所述图形定义层3的开口8；在所述开口8露出的所述图形定义层3中掺杂离子，形成掺杂层9；形成所述掺杂层9后，去除所述第一掩膜层7；所述掺杂层9的耐刻蚀度大于所述图形定义层3的耐刻蚀度。
[0018]所述第一掩膜层7包括：有机材料层4、位于所述有机材料层4上的抗反射涂层5以及位于所述抗反射涂层5上的第一光刻胶层6。
[0019]参考图6，形成多个所述掺杂层9后，去除所述图形定义层3。
[0020]参考图7，以所述掺杂层9为掩膜刻蚀所述衬底1，形成目标图形10。
[0021]具体的，所述目标图形10为伪栅结构，后续将所述伪栅结构替换成栅极结构，在所述栅极结构上形成栅极插塞，形成所述栅极插塞的过程中，为了使得栅极插塞能够顺利与栅极结构的顶部接触，为了降低相邻栅极插塞桥接的概率，通常会增大相邻栅极插塞之间的间隔，为了使栅极插塞还能够形成在栅极结构上，会将相应的栅极结构的横向尺寸做大，相应的导致栅极结构之间的间隔较小，易增大栅极结构之间桥接的风险，所述半导体结构的电性性能不佳。
[0022]为了解决所述技术问题，本申请实施例提供一种半导体结构的形成方法，包括：所述第一区域环绕于所述第二区域的侧部，在所述第二区域的所述第一核心层的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域，所述第一区域环绕于所述第二区域的侧部，所述基底包括图形材料层和分立于所述图形材料层上的第一核心层；在所述第二区域的所述第一核心层的侧壁上形成侧核心层，第二区域的所述第一核心层和所述侧核心层作为第二核心层；在所述第一核心层和第二核心层的侧壁上形成侧墙层；去除所述第一核心层和第二核心层；以所述侧墙层为掩膜刻蚀所述图形材料层形成目标图形。2.如权利要求1所述的半导体结构的形成方法，其特征在于，以平行于所述图形材料层的表面，且垂直于所述第一核心层的侧壁为横向，在所述第二区域的所述第一核心层的侧壁上形成侧核心层的步骤中，所述侧核心层的横向尺寸大于2纳米且小于20纳米。3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二区域的所述第一核心层的侧壁上形成侧核心层的步骤包括：在所述第一核心层和所述第一核心层露出的所述图形材料层上形成第一核心材料膜；对所述第二区域的第一核心层侧壁上的所述第一核心材料膜进行掺杂，形成所述侧核心层，所述侧核心层的耐刻蚀度大于所述第一核心材料膜的耐刻蚀度；所述半导体结构的形成方法还包括：形成所述侧核心层后，去除剩余的所述第一核心材料膜。4.如权利要求3所述的半导体结构的形成方法，其特征在于，对所述第二区域的所述第一核心层侧壁上的所述第一核心材料膜进行掺杂的步骤包括：形成遮挡层，所述遮挡层覆盖所述第一区域且露出所述第二区域的第一核心层侧壁上的所述第一核心材料膜；以所述遮挡层为掩膜，对所述第二区域的第一核心层侧壁上的所述第一核心材料膜进行掺杂，形成所述侧核心层；所述半导体结构的形成方法还包括：形成侧核心层后，去除剩余的所述第一核心材料膜前，去除所述遮挡层。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一核心材料膜的材料包括：无定形硅。6.如权利要求3所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺或者原子层沉积工艺形成所述第一核心材料膜。7.如权利要求3所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成所述第一核心材料膜后，对所述第二区域的第一核心层侧壁上的所述第一核心材料膜进行掺杂前，去除所述第一核心层顶部的所述第一核心材料膜。8.如权利要求7所述的半导体结构的形成方法，其特征在于，采用无掩膜干法刻蚀工艺去除所述第一核心层顶部的所述第一核心材料膜。9.如权利要求3所述的半导体结构的形成方法，其特征在于，采用离子注入工艺对所述第二区域的第一核心层侧壁上的所述第一核心材料膜进行掺杂，形成侧核心层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，对所述第二区域的第一核心层侧壁上的所述第一核心材料膜进行掺杂的步骤中，注入离子包括B和C中的一种或两种，掺杂浓度为1.0E1...

【专利技术属性】
技术研发人员：陈卓凡，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：