半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种方法，包括形成鳍结构，该鳍结构包括在衬底之上交替堆叠的多个第一半导体层和多个第二半导体层。跨鳍结构形成虚设栅极结构。去除鳍结构的暴露的第二部分。使用包括含氢气体和含氟气体的气体混合物执行选择性蚀刻工艺，以使第一半导体层横向凹陷。在经横向凹陷的第一半导体层的相反端面形成内部间隔件。在第二半导体层的相反端面形成源极/漏极外延结构。去除虚设栅极结构以暴露鳍结构的第一部分。去除经横向凹陷的第一半导体层。形成栅极结构以围绕每个第二半导体层。个第二半导体层。个第二半导体层。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本公开涉及半导体器件及其制造方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进 步产生了几代IC，其中每一代都比上一代具有更小和更复杂的电路。在 IC的发展过程中，功能密度(即每个芯片面积的互连器件的数量)通常增 加，而几何尺寸(即可以使用制造工艺产生的最小组件(或线))减少。 这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种制造半导体器件的方法，包 括：形成鳍结构，该鳍结构包括在衬底之上交替堆叠的多个第一半导体层 和多个第二半导体层；形成跨所述鳍结构的虚设栅极结构，使得所述虚设 栅极结构覆盖所述鳍结构的第一部分，同时所述鳍结构的第二部分被暴 露；去除所述鳍结构的暴露的第二部分；在去除所述鳍结构的第二部分之 后，使用包括含氢气体和含氟气体的气体混合物执行选择性蚀刻工艺，以 横向凹陷所述鳍结构的第一部分中的所述第一半导体层，其中，所述选择 性蚀刻工艺以比蚀刻所述第二半导体层更快的蚀刻速率蚀刻所述第一半导 体层；在所述鳍结构的第一部分的经横向凹陷的第一半导体层的相反端面 形成内部间隔件；在所述鳍结构的第一部分中的所述第二半导体层的相反 端面形成源极/漏极外延结构；去除所述虚设栅极结构以暴露所述鳍结构的 第一部分；去除所述鳍结构的暴露的第一部分中的经横向凹陷的第一半导 体层，同时保留所述鳍结构的暴露的第一部分中的所述第二半导体层悬置 在所述衬底之上；以及形成栅极结构以围绕每个悬置的第二半导体层。
[0004]根据本公开的另一实施例，提供了一种制造半导体器件的方法，包 括：形成在衬底之上交替堆叠的多个第一半导体层和多个第二半导体层的 堆叠结构；将所述堆叠结构图案化为沿第一方向延伸的鳍结构；形成虚设 栅极结构，该虚设栅极结构沿与所述第一方向垂直的第二方向跨所述鳍结 构延伸；分别在所述虚设栅极结构的相反侧形成栅极间隔件；去除所述虚 设栅极结构以在所述栅极间隔件之间形成栅极沟槽；对所述栅极沟槽中的 所述鳍结构的所述第一半导体层和所述第二半导体层执行氢自由基处理， 以去除所述第一半导体层和所述第二半导体层中的氧；在执行所述氢自由 基处理之后，从所述栅极沟槽选择性地去除所述第一半导体层，同时保留 所述第二半导体层悬置在所述栅极沟槽中；以及在从所述栅极沟槽选择性 地去除所述第一半导体层之后，在所述栅极沟槽中形成栅极结构。
[0005]根据本公开的又一实施例，提供了一种半导体器件，包括：多个沟道 层，在衬底之上以间隔的方式上下布置；栅极结构，围绕所述多个沟道层 中的每个沟道层；源极/漏极外延结构，连接到所述多个沟道层，其中，所 述多个沟道层包括所述源极/漏极外延结构与所述多个沟道层之间的界面上 的Si
‑
H键；以及多个内部间隔件，在所述源极/漏极外延结构
与所述栅极 结构之间。
附图说明
[0006]当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方 面。注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为 了清楚起见，各种特征的尺寸可以任意增大或减小。
[0007]图1
‑
21J示出了根据本公开的一些实施例的用于在各个阶段制造半导 体器件的方法。
[0008]图22是根据本公开的一些实施例的处理工具的侧视图。
[0009]图23A和图23B是根据本公开的一些实施例的用于形成半导体器件的 方法M的流程图。
[0010]图24是根据本公开的一些实施例的在氢自由基处理和表面清洁工艺 中使用的化学分子的示意图。
[0011]图25是根据本公开的一些实施例的半导体器件的截面图。
具体实施方式
[0012]以下公开提供了用于实现所提供的主题的不同特征的许多不同的实施 例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些 仅仅是示例，并且不旨在进行限制。例如，在下面的描述中，在第二特征 上方或之上形成第一特征可以包括直接接触地形成第一特征和第二特征的 实施例，并且还可以包括在第一特征和第二特征之间形成附加特征而使得 第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个 示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其 本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0013]此外，为了便于描述，本文中可使用空间相对术语，例如“在...之 下”、“在...下方”、“下方”、“在...之上”、“上方”等，以描述如 图所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的 关系。除了在图中描述的定向之外，空间相对术语还旨在涵盖器件在使用 或操作中的不同定向。装置可以以其他方式定向(旋转90度或以其他定 向)，并且在此使用的空间相对描术语可以同样地被相应地解释。
[0014]如本文所使用的，“大约”、“约”、“近似”或“基本上”通常是 指给定值或范围的20％以内、或10％以内、或5％以内。这里给出的数值 量是近似的，意味着如果没有明确说明，则可以推断出术语“大约”、
ꢀ“
约”、“近似”或“基本上”。
[0015]可以通过任何合适的方法图案化栅极全环绕(GAA)晶体管结构。例 如，可以使用一个或多个光刻工艺来图案化结构，包括双图案化工艺或多 图案化工艺。通常，双图案化工艺或多图案化工艺结合了光刻工艺和自对 准工艺，允许产生具有例如比使用单个直接光刻工艺可获得的间距更小的 间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并使用光 刻工艺将其图案化。使用自对准工艺沿着图案化的牺牲层形成间隔件。然 后去除牺牲层，并且然后可以使用剩余的间隔件来图案化GAA结构。
[0016]本公开涉及半导体器件及其形成方法。更具体地，本公开的一些实施 例涉及包括改进的纳米片(nanosheet)和内部间隔件的轮廓的GAA器 件。本文提出的GAA器件包括p型
GAA器件或n型GAA器件。此外， GAA器件可以具有与单个连续的栅极结构、或多个栅极结构相关联的一个 或多个沟道区域(例如，纳米线)。普通技术人员可认识到可以从本公开 的方面中受益的半导体器件的其他示例。
[0017]图1
‑
21J示出了根据本公开的一些实施例的用于在各个阶段制造半导 体器件的方法。除了半导体器件之外，图1
‑
21J还示出了X轴、Y轴和Z 轴方向。在一些实施例中，图1
‑
21J中所示的半导体器件可以是在集成电 路(IC)或其一部分的处理期间制造的中间器件，其可以包括静态随机存 取存储器(SRAM)、逻辑电路、无源组件(例如电阻器、电容器和电感 器)和/或有源组件(例如，p型场效应晶体管(PFET)、n型FET (NFET)、多栅极FET、金属氧化物半导体场效应晶体管 (MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极晶体管、 高电压晶体管本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：形成鳍结构，该鳍结构包括在衬底之上交替堆叠的多个第一半导体层和多个第二半导体层；形成跨所述鳍结构的虚设栅极结构，使得所述虚设栅极结构覆盖所述鳍结构的第一部分，同时所述鳍结构的第二部分被暴露；去除所述鳍结构的暴露的第二部分；在去除所述鳍结构的第二部分之后，使用包括含氢气体和含氟气体的气体混合物执行选择性蚀刻工艺，以横向凹陷所述鳍结构的第一部分中的所述第一半导体层，其中，所述选择性蚀刻工艺以比蚀刻所述第二半导体层更快的蚀刻速率蚀刻所述第一半导体层；在所述鳍结构的第一部分的经横向凹陷的第一半导体层的相反端面形成内部间隔件；在所述鳍结构的第一部分中的所述第二半导体层的相反端面形成源极/漏极外延结构；去除所述虚设栅极结构以暴露所述鳍结构的第一部分；去除所述鳍结构的暴露的第一部分中的经横向凹陷的第一半导体层，同时保留所述鳍结构的暴露的第一部分中的所述第二半导体层悬置在所述衬底之上；以及形成栅极结构以围绕每个悬置的第二半导体层。2.根据权利要求1所述的方法，其中，所述含氢气体是HF气体。3.根据权利要求1所述的方法，其中，所述含氢气体与所述含氟气体的流速比为20％到80％。4.根据权利要求1所述的方法，其中，用于执行所述选择性蚀刻工艺的温度在0摄氏度到90摄氏度的范围内。5.根据权利要求1所述的方法，还包括：在执行所述选择性蚀刻工艺之前，对所述第一半导体层和所述第二半导体层执行氢自由基处理。6.根据权利要求5所述的方法，其中，所述氢自由基处...

【专利技术属性】
技术研发人员：林含谕，李芳苇，林启德，布力汗，沈泽民，林立德，林斌彦，杨承慈，李慈莉，林执中，
申请(专利权)人：台积电南京有限公司，
类型：发明
国别省市：