具有可调能态的电连接垫的半导体测试芯片及其制作方法技术

一种具有可调能态的电连接垫的半导体测试芯片，供用于半导体组件的打线可靠度测试，包含一半导体基底，及至少一设置在该半导体基底上的测试芯片，该至少一测试芯片具有一远离该半导体基底的顶面，及一自该顶面露出的电连接垫，该电连接垫具有一金属层，及一形成于该金属层的表层的能态层，其中，该能态层结合于该金属层，且具有与该金属层不同的能隙。此外，本发明专利技术还提供该半导体测试芯片的制作方法。通过该能态层仿真诱导半导体组件于不同环境的氧化及腐蚀破坏状况，得以加速利用该半导体测试芯片进行可靠度测试时的反应进行，以减少可靠度测试的时间。靠度测试的时间。靠度测试的时间。

【技术实现步骤摘要】
具有可调能态的电连接垫的半导体测试芯片及其制作方法


[0001]本专利技术涉及一种半导体芯片及其制作方法，特别是涉及一种用于打线可靠度测试的半导体测试芯片及其制作方法。

技术介绍

[0002]随着半导体制程技术的发展，半导体芯片的尺寸也越发微缩。其中，打线焊接则是能够让微缩尺寸的半导体芯片对外电连接的一重要技术，因此，如何确保半导体芯片的打线可靠度则是相关业者积极关注的重要课题。
[0003]半导体芯片用于对外电连接的金属层一般是由铝或铜构成。然而，铝或铜容易吸附外在环境的异质离子，而表面吸附的异质离子(例如氯离子、氮离子等)因为表面能态与该金属层不同，容易造成金属层的腐蚀或与金属层反应形成介金属化合物，因此，当后续利用该金属层进行打线或形成焊锡用铜凸块对外电连接，并封装制成半导体组件后，吸附于金属层的异质离子随着时间对该金属层造成的腐蚀，或是导致金属层与打线/铜凸块之间的伽凡尼腐蚀(galvanic corrosion)越来越严重，从而影响金属层的导电性，或是影响打线/铜凸块与金属层的密着性，使得打线/铜凸块于半导体组件的使用过程剥离本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有可调能态的电连接垫的半导体测试芯片，供用于半导体组件的打线可靠度测试，该半导体测试芯片包含：半导体基底；及至少一设置在该半导体基底上的测试芯片，其特征在于：该至少一测试芯片包括：反向该半导体基底的顶面；及至少一电连接垫，自该顶面对外裸露，包含金属层及形成于该金属层的表层的能态层，其中，该能态层结合于该金属层，且具有与该金属层不同的能隙。2.根据权利要求1所述的具有可调能态的电连接垫的半导体测试芯片，其特征在于：该能态层包括含卤素、氮、氧、氢等至少一种元素的金属化合物。3.根据权利要求1所述的具有可调能态的电连接垫的半导体测试芯片，其特征在于：该金属层的构成材料为铝、铝合金，或铜、铜合金，其中，当该金属层为铜或铜合金，该能态层选自CuClxOHy、CuxOHy、CuxNy、CuxNyOHz，及CuxOyNz的至少一者，x>0,y>0,z>0；当该金属层为铝或铝合金，该能态层选自AlClx、AlClxOHy、AlOHx、AlxNy、AlxNyOHz，及AlxOyNz的至少一者，x>0,y>0,z>0。4.根据权利要求1所述的具有可调能态的电连接垫的半导体测试芯片，其特征在于：该至少一测试芯片还包含测试电路、位于该测试电路上方并与该测试电路电连接的重布线路，及覆盖该重布线路并具有至少一开口的介电...

【专利技术属性】
技术研发人员：郭浩中，丁肇诚，
申请(专利权)人：丁肇诚，
类型：发明
国别省市：