外延结构、外延生长方法及光电器件技术

本发明专利技术揭示了一种外延结构、外延生长方法及光电器件，所述外延结构由下向上依次包括图形化硅衬底、低温成核层、位错过滤缓冲层及大失配外延层，其中：所述位错过滤缓冲层包括高温缓冲层及位于高温缓冲层上的若干周期交替分布的对超晶格位错过滤层和缓冲层，所述超晶格位错过滤层包括若干周期交替分布的势垒层和势阱层。本发明专利技术可以在硅衬底上单片异质集成大失配外延层，突破了外延材料和硅衬底之间晶格失配的限制，有效过滤位错，降低位错密度，进一步提高外延材料的晶体质量；在此基础上，可获得硅衬底上单片异质集成的性能优良的探测器及激光器等。器及激光器等。器及激光器等。

【技术实现步骤摘要】
外延结构、外延生长方法及光电器件


[0001]本专利技术属于半导体
，具体涉及一种外延结构、外延生长方法及光电器件。

技术介绍

[0002]硅基单片异质集成是直接在硅基上外延生长各种不同功能的器件实现在单芯片上集成的技术，其具有功耗低、寄生效应小、封装工艺少以及集成度高等优点，被认为是信息技术发展的理想解决方案，是工业界和学术界的研究热点之一。但是在硅基上直接生长高质量III
‑
V材料十分困难，主要由以下几个因素导致：
[0003]1、反相畴问题，由于Si材料是非极性的，而III
‑
V材料是极性的，所以在初始随机成核过程中III族原子和V族原子与Si原子结合没有确定性，很容易出现反相畴，破坏晶体完整性，影响外延材料迁移率；
[0004]2、热失配，由于材料的热膨胀系数不同，生长完成后降低到室温的过程中会产生应力，残余应力会引入位错；
[0005]3、晶格失配，GaAs与InP和Si之间的失配度分别为4％、8％，如此大的晶格失配会导致高达10
10/>cm
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种外延结构，其特征在于，所述外延结构由下向上依次包括图形化硅衬底、低温成核层、位错过滤缓冲层及大失配外延层，其中：所述位错过滤缓冲层包括高温缓冲层及位于高温缓冲层上的若干周期交替分布的对超晶格位错过滤层和缓冲层，所述超晶格位错过滤层包括若干周期交替分布的势垒层和势阱层。2.根据权利要求1所述的外延结构，其特征在于，所述低温成核层的厚度为10～20nm，生长温度为300～450℃。3.根据权利要求1所述的外延结构，其特征在于，所述高温缓冲层与低温成核层的材料相同，高温缓冲层的厚度大于图形化硅衬底的沟槽深度，生长温度为450～650℃。4.根据权利要求1所述的外延结构，其特征在于，所述位错过滤缓冲层中缓冲层的厚度为100～200nm，生长温度为450～650℃。5.根据权利要求1所述的外延结构，其特征在于，所述超晶格位错过滤层中势垒层和势阱层的周期数为5～10个周期，势垒层的厚度为5～15nm，势阱层的厚度为2～5nm，势垒层和/或势阱层的生长温度为450～650℃。6.根据权利要求1所述的外延结构，其特征在于，所述低温成核层为GaP、GaAs或InP低温成核层；和/或，所述高温缓冲层为InP高温缓冲层；和/或，所述势垒层为InP势垒层；和/或，所述势阱层为InGaAs势阱层；和/或，所述缓冲层为InP缓冲层；和/或，所述大失配外延层为GaAs外延...

【专利技术属性】
技术研发人员：李雪飞，陆书龙，魏铁石，吴渊渊，
申请(专利权)人：中国科学院苏州纳米技术与纳米仿生研究所，
类型：发明
国别省市：