用于处理大数据集的系统和方法技术方案

本公开提供一种用于处理大数据集的系统和方法。所述装置包括：非易失性存储器单元的块阵列，位于集成电路管芯上；以及算术逻辑单元，位于集成电路管芯上，算术逻辑单元耦合到块阵列。算术逻辑单元用于响应于从集成电路管芯外部接收的指令对块阵列的内容执行算术逻辑运算。非易失性存储器单元可以包括NAND型闪存单元。存单元。存单元。

【技术实现步骤摘要】
用于处理大数据集的系统和方法
[0001]相关申请的交叉引用
[0002]本公开要求2020年11月2日提交的美国申请No.17/087,203的优先权权益，上述申请的全部内容通过引用合并于此。


[0003]本公开涉及数据处理技术，尤其涉及一种用于处理大数据集的系统和方法。

技术介绍

[0004]许多最近和不断发展的领域的研究和商业应用都依赖于非常大的数据集，例如图数据。示例应用包括计算流体动力学、计算生物物理学、图像处理、基因组分析、电子商务、搜索引擎、机器学习以及包括图形神经网络(graph neural network，GNN)的神经网络。这类大数据集的大小可能超过10TB甚至更大。
[0005]大数据集的处理通常通过将数据集加载到动态随机存取存储器(DRAM)中来执行，动态随机存取存储器被配置作为部署在分布式计算机系统中的处理器的主存储器。例如，由于动态随机存取存储器是易失性的，因此必须首先将数据集从永久存储器(例如硬盘驱动器)转移到动态随机存取存储器中。这可能是一个不利的耗时的操作。将数据集加载到主存储器后，部分数据集需要从动态随机存取存储器读取到处理器，由处理器处理，然后写回动态随机存取存储器。不幸的是，动态随机存取存储器的访问时间，受到包括例如计算机数据总线带宽的限制，非常慢。例如，访问主存储器(DRAM)可能比处理器能够执行的操作慢一个数量级或更多。这可能导致不希望和/或不可接受的性能水平。此外，如此大容量的动态随机存取存储器(例如TB大小)的成本，加上支持如此大容量的动态随机存取存储器所需的计算机系统，通常被认为在商业上不可行，从而限制了这种非常大的数据集的使用。

技术实现思路

[0006]本公开的一个目的是实现处理大数据集的装置。
[0007]因此，需要的是处理大数据集的系统和方法。另外需要的是能够克服从主存储器到处理器来回传输大数据集的带宽限制的处理大数据集的系统和方法。进一步地，需要的是能够与现有的处理大数据集(例如处理图)的系统和方法兼容和互补的处理大数据集的系统和方法。
[0008]根据本公开的实施例提供了一种装置，该装置包括：非易失性存储器单元的块阵列，位于集成电路管芯上；算术逻辑单元，位于集成电路管芯上上，所述算术逻辑单元耦合到块阵列。所述算术逻辑单元用于响应于从集成电路管芯外部接收的指令对块阵列的内容执行算术逻辑运算。非易失性存储器单元可以包括NAND型闪存单元。
[0009]根据本公开的另一实施例提供了一种驱动控制器，该驱动控制器包括：接口，被配置为在功能上将驱动控制器耦合到多个存储器集成电路设备；总线接口，被配置为在功能上将驱动控制器耦合到计算机系统；以及数据集控制器，用于对存储在多个存储器集成电
路设备内的数据集执行数据集运算，而不通过总线接口传送数据集的内容。
[0010]根据本公开的另一实施例提供了一种固态驱动单元，该固态驱动单元包括多个芯片的非易失性存储器集成电路管芯。每个存储器集成电路管芯包括位于集成电路管芯上的非易失性存储器单元的块阵列，以及位于集成电路管芯上的与块阵列耦合的算术逻辑单元。算术逻辑单元用于响应于从集成电路管芯外部接收的指令对块阵列的内容执行算术逻辑运算。该固态驱动单元还包括：总线接口，被配置为在功能上将驱动单元耦合到计算机系统；和数据集控制器，用于对存储在多个非易失性存储器集成电路管芯中的数据集执行数据集运算，而不通过总线接口传输数据集的内容。
[0011]通过上述方案，使得可以克服从主存储器到处理器来回传输大数据集的带宽限制，从而高效处理大数据集。
附图说明
[0012]并入本说明书并构成本说明书一部分的附图示出了本公开的实施例，并与说明书一起用于解释本公开的原理。除非另有说明，否则附图可能没有按比例绘制。
[0013]图1示出本公开实施例的存储器集成电路的示例性框图。
[0014]图2示出本公开实施例的用于处理大数据集的新型驱动单元的示例性框图。
[0015]图3示出本公开实施例的发送到存储器集成电路的示例性指令。
[0016]图4示出本公开实施例的有助于处理超大数据集的示例性数据集。
[0017]图5示出一示例性电子系统的示例性框图，该电子系统可用作实现本公开实施例的平台。
具体实施方式
[0018]现在将详细参考本公开的各种实施例，其示例在附图中示出。虽然将结合这些实施例来描述本公开，但应理解，它们并不旨在将本公开限制于这些实施例。相反，本公开旨在涵盖可包括在如所附权利要求所定义的本公开的精神和范围内的替代、修改和等同物。此外，在本公开的以下详细描述中，为了提供对本公开的透彻理解，阐述了许多具体细节。然而，本领域普通技术人员将认识到，可以在没有这些具体细节的情况下实施本公开。在其他实例中，未详细描述公知的方法、过程、组件和电路，以避免不必要地模糊本公开的方面。
[0019]下文将基于与非门(NAND)型闪存的固态驱动器(SSD)来描述本公开的实施例，该固态驱动器(SSD)通过高速外围组件互连(PCIe)计算机扩展总线功能性地连接到计算机系统。这些描述是示例性的，而不是限制性的。应当理解，本公开的实施例非常适合于各种存储器单元技术，包括例如气泡存储器、NOR型闪存、电阻随机存取存储器(ReRAM)、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、磁阻RAM(MRAM)、铁电场效应晶体管(FeFET)存储器、畴壁存储器(DWM)、碳纳米管存储器(NRAM)、千足存储器、电化学随机存取存储器(ECRAM)等。
[0020]类似地，本公开的实施例非常适合于计算机系统的各种功能连接，包括例如计算机扩展总线，例如，工业标准体系结构(ISA)、扩展ISA(EISA)、微通道、多总线、IEEE 796、IEEE 1196、IEEE 1496、PCI、计算机自动测量和控制(CAMAC)、仪表总线(MBus)、跑道总线(runway bus)、计算机高速链路(CXL)等。此外，本公开的实施例非常适合于各种外围连接总线，例如，通用串行总线(USB)、高级技术附件(Advanced Technology Attachment，ATA)、
串行ATA(SATA)、IEEE 1394、小型计算机系统接口(SCSI)等。
[0021]图1示出本公开实施例的新型存储器集成电路100的示例性框图。尽管存储器集成电路100被示为NAND型闪存，但这是示例性的，并且本公开的实施例不限于该存储器技术。此外，任何大小符号，例如阵列大小和/或总线宽度，是示例性的，而不是限制性的。
[0022]存储器集成电路100包括存储器单元的块阵列110，存储器单元例如，NAND存储器单元。本领域的技术人员能够理解块阵列与其他类型的存储器(例如高速缓冲存储器或寄存器存储器)之间的区别。存储器单元的块阵列110包括多个平面，例如，n+1个，标记为平面0 120到平面n 130。例如，每个平面可以包括四千(4K)字节的存储器。存储器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：非易失性存储器单元的块阵列，位于集成电路管芯上；以及算术逻辑单元(150)，位于所述集成电路管芯上，所述算术逻辑单元耦合到所述块阵列，其中，所述算术逻辑单元用于响应于从所述集成电路管芯外部接收的指令对所述块阵列的内容执行算术逻辑运算。2.根据权利要求1所述的装置，其中，所述非易失性存储器单元包括NAND型闪存单元。3.根据权利要求1所述的装置，其中，所述算术逻辑单元用于独立于访问来自所述集成电路管芯外部的数据,执行所述算术逻辑运算。4.根据权利要求1所述的装置，其中，所述非易失性存储器单元的块阵列包括多个平面，每个平面包括预取缓冲器和输出缓冲器。5.根据权利要求4所述的装置，其中，所述算术逻辑单元被配置为选择性地耦合到所述多个平面中每个平面的预取缓冲器和输出缓冲器；以及所述算术逻辑单元被配置成从所述集成电路管芯外部接收指令，所述指令指定预取地址和操作码，所述操作码指示对包含在给定平面的预取缓冲器和输出缓冲器中的数据执行的运算。6.一种驱动控制器，包括：接口，被配置成在功能上将所述驱动控制器耦合到多个存储器集成电路设备；总线接口，被配置成在功能上将所述驱动控制器耦合到计算机系统；以及数据集控制器，用于对存储在所述多个存储器集成电路设备中的数据集执行数据集运算，而不通过所述总线接口传送数据集的内容。7.根据权利要求6所述的驱动控制器，其中，所述数据集控制器还用于执行至少下列一者：创建和保持数据集结构；通过跟...

【专利技术属性】
技术研发人员：薛菲，朱峰，郑宏忠，李双辰，
申请(专利权)人：平头哥上海半导体技术有限公司，
类型：发明
国别省市：