【技术实现步骤摘要】
【国外来华专利技术】层次型存储器系统
[0001]本公开总体上涉及半导体存储器和方法,且更具体地说,涉及与层次型存储器系统有关的设备、系统和方法。
技术介绍
[0002]存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器,包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据(例如,主机数据、错误数据等),并且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在断电时保留所存储的数据来提供持久数据,并且可包含NAND快闪存储器、NOR快闪存储器和电阻可变存储器,例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM),如自旋力矩转移随机存取存储器(STT RAM)等等。
[0003]存储器装置可耦合到主机(例如,主机计算装置)以存储数据、命令和/或指令,以便在计算机或电子系统运行时供主机使用。例如,在计算或另一电子系统的操作期间,数据、命令 ...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种方法,其包括:经由耦合到非持久存储器装置和持久存储器装置的输入/输出(I/O)装置接收存取数据的请求;确定所述数据存储在所述非持久存储器装置中;以及响应于确定所述数据存储在所述持久存储器装置中,将存取所述数据的所述请求传输到逻辑电路系统。2.根据权利要求1所述的方法,其进一步包括:基于接收到所述请求,通过所述逻辑电路系统请求存储在所述持久存储器装置中的所述数据;以及基于所述逻辑电路系统的所述请求,将所述数据转移到所述非持久存储器装置或缓冲器或这两者。3.根据权利要求1所述的方法,其进一步包括:通过所述逻辑电路系统,在与所述逻辑电路系统相关联的地址寄存器中存储对应于存储在所述持久存储器装置中的所述数据的地址;以及基于由所述逻辑电路系统存储的所述地址,通过所述逻辑电路系统请求存储在所述持久存储器装置中的所述数据。4.根据权利要求1至3中任一权利要求所述的方法,其进一步包括:基于接收到所述请求,通过所述逻辑电路系统产生中断信号;以及将所述中断信号转移到以通信方式耦合到所述逻辑电路系统的超管理器,作为由所述逻辑电路系统产生的从所述持久存储器装置存取所述数据的请求的部分。5.根据权利要求1至3中任一权利要求所述的方法,其进一步包括基于所述数据存储在所述持久存储器装置中,通过所述逻辑电路系统使指示所述数据不可被所述非持久存储器装置存取的信息与所述数据相关联。6.根据权利要求1至3中任一权利要求所述的方法,其进一步包括:通过部署在所述逻辑电路系统内的状态机接收对应于存取所述数据的所述请求的网络接口控制器存取信息;通过所述状态机存取所述逻辑电路系统的第一寄存器以确定对应于所述所请求数据的逻辑地址;通过所述状态机存取所述逻辑电路系统的第二寄存器以产生数据请求命令;通过所述逻辑电路系统产生中断信号;以及将所述数据请求命令和所述中断信号转移到耦合到所述逻辑电路系统的超管理器。7.一种方法,其包括:接收将数据写入到非持久存储器装置的请求;将写入所述数据的所述请求重定向到逻辑电路系统;在所述逻辑电路系统的地址寄存器中存储对应于所述数据的逻辑地址;以及通过所述逻辑电路系统产生将所述数据写入到耦合到所述逻辑电路系统的持久存储器装置的请求。8.根据权利要求7所述的方法,其进一步包括:基于接收到所述请求,通过所述逻辑电路系统产生中断信号;以及
将所述中断信号转移到以通信方式耦合到所述逻辑电路系统的超管理器,作为由所述逻辑电路系统产生的将所述数据写入到所述持久存储器装置的请求的部分。9.根据权利要求7至8中任一权利要求所述的方法,其进一步包括通过所述逻辑电路系统将由所述逻辑电路系统接收的虚拟网络接口控制器存取信息转移到耦合到所述逻辑电路系统的超管理器,作为将所述数据写入到所述持久存储器装置的所述请求的部分。10.根据权利要求7至8中任一权利要求所述的方法,其进一步包括基于接收到将所述数据写入到所述持久存储器装置的所述请求,通过所述逻辑电路系统使指示所述数据不可被所述非持久存储器装置存取的指示与所述数据相关联。11.根据权利要求7至8中任一权利要求所述的方法,其进一步包括基于将所述数据写入到所述持久存储器装置的所述请求,通过耦合到所述逻辑电路系统的超管理器使所述数据写入到所述持久存储器装置。12.根据权利要求7至8中任一权利要求所述的方法,其进一步包括基于将所述数据写入到所述持久存储器装置的所述请求,通过耦合到所述逻辑电路系统的超管理器使对应于所述数据的虚拟网络接口控制器信息转移到存储器管理组件。1...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。