本申请公开一种半导体存储装置及其制备方法，包括以下步骤：提供衬底，所述衬底表面形成有接触窗，所述衬底表面形成多个堆叠结构，所述接触窗暴露所述衬底内部，并位于相邻两所述堆叠结构之间；在所述接触窗内形成第一材料层，所述第一材料层内部形成有至多一个空洞，所述第一材料层中包含掺杂离子，且所述掺杂离子的浓度沿垂直所述衬底表面向上的方向逐渐降低。降低。降低。
【技术实现步骤摘要】
半导体存储装置及其制备方法
[0001]本申请涉及半导体器件领域，具体涉及半导体存储装置及其制备方法。
技术介绍
[0002]现有技术中，在制备半导体存储器时，存在制作难度大、制备工艺较为繁琐的问题。例如，在制备节点接触部时，为确保节点接触部能够与存储晶体管之间具有良好的电性连接，对节点接触部的制备工艺的要求较高，例如对制备节点接触部的过程中所使用的沉积工艺有较高的要求，要求沉积材料能够具备较好的填充性能，这将导致节点接触部的制作要求严格、制备过程较慢，不仅会影响存储器的生产效率，并且还会使得半导体加工设备的利用率较低。并且，这些过程如果质量不达标，很容易导致最终制备的半导体产品的电性毁损。
[0003]亟需提出一种能够降低存储器制作难度、简化工艺、提高半导体产品良率的技术。
技术实现思路
[0004]鉴于此，本申请提供一种半导体存储装置及其制备方法，能够克服现有技术中的问题，降低存储器制作难度，同时还有简化工艺的效果，还能够优化半导体产品的良率。
[0005]本申请提供的一种半导体存储装置的制备方法，包括以下步骤：
[0006]提供衬底，所述衬底表面形成有接触窗，所述衬底表面形成多个堆叠结构，所述接触窗暴露所述衬底内部，并位于相邻两所述堆叠结构之间；
[0007]在所述接触窗内形成第一材料层，所述第一材料层内部形成有至多一个空洞，所述第一材料层中包含掺杂离子，且所述掺杂离子的浓度沿垂直所述衬底表面向上的方向逐渐降低。
[0008]可选的，所述在所述接触窗内形成第一材料层至少包括以下步骤：
[0009]采用第一前驱体和第二前驱体制备形成所述第一材料层，且所述第一前驱体包含主材料离子，所述第二前驱体包含所述掺杂离子；
[0010]在制备第一材料层的过程中，逐渐降低所述第二前驱体相对于所述第一前驱体的相对浓度，直至所述第二前驱体相对于所述第一前驱体的相对浓度小于或等于预设阈值。
[0011]可选的，所述预设阈值为0，所述第二前驱体相对于所述第一前驱体的相对浓度为0时，形成的所述第一材料层位于所述堆叠结构的上表面的下方。
[0012]可选的，所述逐渐降低所述第二前驱体相对于所述第一前驱体的相对浓度包括：
[0013]逐渐降低所述第二前驱体的浓度，并保持所述第一前驱体的浓度不变，直至所述第二前驱体相对于所述第一前驱体的相对浓度为所述预设阈值，或：
[0014]逐渐升高所述第二前驱体的浓度，并保持所述第二前驱体的浓度不变，直至所述第二前驱体相对于所述第一前驱体的相对浓度为所述预设阈值。
[0015]可选的，所述逐渐降低所述第二前驱体的浓度包括：
[0016]所述第二前驱体的浓度随反应时间呈梯度减小。
[0017]可选的，所述逐渐降低所述第二前驱体的浓度包括：
[0018]所述第二前驱体的浓度随反应时间呈线性减小。
[0019]可选的，所述掺杂离子至少包括磷离子，所述主材料离子至少包括硅离子。
[0020]可选的，所述在所述接触窗内形成第一材料层时，至少包括以下步骤：
[0021]依次制备多个材料子层，且各个所述材料子层的掺杂离子浓度不同，并沿垂直所述衬底上表面的方向向上依次减小。
[0022]可选的，当存在所述空洞时，所述空洞至少经过所述第一材料层中的两个区域，且该两个区域具有不同的掺杂离子浓度。
[0023]可选的，当存在所述空洞时，所述空洞的顶部低于所述堆叠结构的上表面。
[0024]可选的，所述堆叠结构包括位线结构。
[0025]本申请提供的一种半导体存储装置，包括：
[0026]衬底，表面形成有接触窗，所述接触窗暴露所述衬底内部；
[0027]多个堆叠结构，形成于所述衬底表面，且所述接触窗位于相邻两个所述堆叠结构之间；
[0028]隔绝结构，位于所述堆叠结构与所述接触窗之间；
[0029]第一材料层，分布于相邻两个所述堆叠结构之间，并位于所述接触窗内，所述第一材料层中包含掺杂离子，所述第一材料层内部形成有至多一个空洞，且所述掺杂离子的浓度沿垂直所述衬底表面向上的方向逐渐降低。
[0030]可选的，所述第一材料层中包括掺杂离子浓度为0的材料子层，且该材料子层的最下表面位于所述堆叠结构上表面的下方。
[0031]可选的，所述堆叠结构包括位线结构。
[0032]可选的，当存在所述空洞时，所述空洞至少经过所述第一材料层中的两个区域，且该两个区域具有不同的掺杂离子浓度。
[0033]可选的，当存在所述空洞时，所述空洞的顶部低于所述堆叠结构的上表面。
[0034]在该实施例中，所述接触窗内形成的第一材料层包含掺杂离子，且所述掺杂离子的浓度沿垂直所述衬底表面向上的方向逐渐降低，这种逐渐降低的掺杂离子浓度有助于防止空洞的形成，所述第一材料层内部形成有至多一个空洞，基于该少空洞的半导体存储装置的电性良率更高。
附图说明
[0035]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为本申请一实施例中半导体存储装置的制备方法的步骤流程示意图。
[0037]图2为本申请一实施例在所述接触窗内形成第一材料层的步骤流程示意图。
[0038]图3为本申请一实施例所述衬底及其表面结构的剖面结构示意图。
[0039]图4为本申请一实施例所述半导体存储装置的剖面结构示意图。
[0040]图5为本申请一实施例所述半导体存储装置的剖面结构示意图。
[0041]图6为本申请一实施例所述半导体存储装置的剖面结构示意图。
[0042]图7为本申请一实施例所述半导体存储装置的俯视示意图。
具体实施方式
[0043]研究发现，现有技术中出现半导体器件良率低下的重要原因为；在接触窗内填充材料层时，接触窗内填充的材料层容易出现两个以上的空洞。这些空洞很有可能导致所述半导体器件的电性毁损，造成所述半导体器件良率低下。
[0044]研究还发现，降低或去除接触窗170内填充的材料层的空洞180，能够有效降低所述半导体器件发生电性毁损的几率，从而优化所述半导体器件良率。
[0045]以下结合附图以及实施例，对所述半导体存储装置及其制备方法作进一步的说明。
[0046]请参阅图1，为本申请一实施例中半导体存储装置的制备方法的步骤流程示意图。
[0047]在该实施例中，所述半导体存储装置的制备方法，包括以下步骤：
[0048]步骤S101：提供衬底101，所述衬底101表面形成多个堆叠结构(132a以及132b)，所述衬底101表面形成有接触窗170，所述接触窗170暴露所述衬底101内部，并位于相邻两所述堆叠结构(132a以及13本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体存储装置的制备方法，其特征在于，包括以下步骤：提供衬底，所述衬底表面形成有接触窗，所述衬底表面形成多个堆叠结构，所述接触窗暴露所述衬底内部，并位于相邻两所述堆叠结构之间；在所述接触窗内形成第一材料层，所述第一材料层内部形成有至多一个空洞，所述第一材料层中包含掺杂离子，且所述掺杂离子的浓度沿垂直所述衬底表面向上的方向逐渐降低。2.根据权利要求1所述的制备方法，其特征在于，所述在所述接触窗内形成第一材料层至少包括以下步骤：采用第一前驱体和第二前驱体制备形成所述第一材料层，且所述第一前驱体包含主材料离子，所述第二前驱体包含所述掺杂离子；在制备第一材料层的过程中，逐渐降低所述第二前驱体相对于所述第一前驱体的相对浓度，直至所述第二前驱体相对于所述第一前驱体的相对浓度小于或等于预设阈值。3.根据权利要求2所述的制备方法，其特征在于，所述预设阈值为0，所述第二前驱体相对于所述第一前驱体的相对浓度为0时，形成的所述第一材料层位于所述堆叠结构的上表面的下方。4.根据权利要求2所述的制备方法，其特征在于，所述逐渐降低所述第二前驱体相对于所述第一前驱体的相对浓度包括：逐渐降低所述第二前驱体的浓度，并保持所述第一前驱体的浓度不变，直至所述第二前驱体相对于所述第一前驱体的相对浓度为所述预设阈值，或：逐渐升高所述第二前驱体的浓度，并保持所述第二前驱体的浓度不变，直至所述第二前驱体相对于所述第一前驱体的相对浓度为所述预设阈值。5.根据权利要求4所述的制备方法，其特征在于，所述逐渐降低所述第二前驱体的浓度包括：所述第二前驱体的浓度随反应时间呈梯度减小。6.根据权利要求4所述的制备方法，其特征在于，所述逐渐降低所述第二前驱体的浓度包括：所述第二前驱体的浓度随反应时间呈线性减小。7.根据权利要求2所述的制备方法，其特征在于...
【专利技术属性】
技术研发人员：童宇诚，张钦福，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。