一种兼容CMOS工艺的LDMOS器件制造技术

本发明专利技术公开了一种兼容CMOS工艺的LDMOS器件，采用阶梯型的浅沟槽隔离结构，使栅极与漏区之间的表面区域填充物质为氧化物，避免增加淀积金属硅化物阻挡层这一步骤，减少了工艺步骤和工艺难度，提高了器件性能，缩短电流流通路径来减小导通电阻，同时保持较高的击穿电压。此外，通过增加深掺杂层和两个离子通道层结构共同包围LDMOS器件并接出电极，使得在相同结深的阱区保证LDMOS在高温下也能稳定工作并且还能通过接出电极进行外部电位调节，使得器件也会具有高击穿电压，且能够兼容CMOS工艺。艺。艺。

【技术实现步骤摘要】
一种兼容CMOS工艺的LDMOS器件


[0001]本专利技术涉及一种半导体器件，尤其涉及一种横向扩散金属氧化物半导体(Laterally
‑
Diffused Metal
‑
Oxide Semiconductor，LDMOS)器件。

技术介绍

[0002]BCD(Bipolar
‑
CMOS
‑
DMOS)工艺是在同一芯片上集成了具有精确模拟功能的双极型(Bipolar)器件、数字设计的CMOS器件和LDMOS器件等不同器件。对于LDMOS器件，其导通电阻是一个重要指标，BCD工艺中，LDMOS器件虽然和CMOS器件集成在同一芯片中，但是由于器件的高击穿电压BV(Breakdown Voltage)和低特征导通电阻Rsp(Specific on
‑
Resistance)之间存在矛盾关系，需要在两者之间进行折中，从而往往无法满足开关管应用的要求。现有的LDMOS大部分会与CMOS器件集成在芯片上，所以如何能够在CMOS工艺上集成制作高击穿电压和低导通电阻的LDMOS器件是值得研究的。
[0003]中国专利CN111697081A公开了一种LDMOS器件及其制造方法，如图1所示，其器件包括衬底11、栅极结构12、漂移区13、体区14、源区15、漏区16、栅氧化层17、第一类浅沟槽隔离18、第二类浅沟槽隔离19、金属硅化物20、金属硅化物阻挡层21以及阱区22。该结构存在问题包括：1、器件采用间隔排列的第一类浅沟槽隔离18结构，这种结构会是制备工艺增加一个步骤，即在器件有源区淀积金属形成金属硅化物20前，需要先在栅极结构12的侧墙和漏区16之间淀积金属硅化物阻挡层21阻挡接触孔形成，由于该金属硅化物阻挡层21是台阶弧状式的，制备时其形状不易控制，工艺实现难度较大。
[0004]2、LDMOS器件追求高击穿电压及低导通电阻，如果想要达到更高的击穿电压，则阱区22需要做更大的结深，因此阱区22需要单独完成制作，不能与CMOS等其他工艺结合。另外在高温工作条件下，体区14、阱区22和衬底11之间会因为高温内部离子运动速度加快，容易发生击穿导致电流流向衬底，器件被损坏。因此需要设计一种能够在高温下也能稳定工作，同时也能兼容现有的CMOS工艺的LDMOS器件。

技术实现思路

[0005]专利技术目的：针对上述现有技术，提出一种兼容CMOS工艺的LDMOS器件，使器件具有高击穿电压和低导通电阻的同时能够兼容CMOS工艺。
[0006]技术方案：一种兼容CMOS工艺的LDMOS器件，包括A导电类型衬底，所述A导电类型衬底表面向下重掺杂生长形成B导电类型的深掺杂层，所述A导电类型衬底表面外延生长形成A导电类型的轻掺杂外延层；所述轻掺杂外延层表面向下掺杂形成A导电类型的深阱区，所述A导电类型的深阱区的底部不与所述深掺杂层相接触；所述A导电类型的深阱区表面向下形成B导电类型的漂移区和A导电类型的阱区，所述A导电类型的阱区位于所述B导电类型的漂移区左侧；还包括第一类浅沟槽隔离结构和第一至第五第二类浅沟槽隔离结构；所述第一类
浅沟槽隔离结构位于所述B导电类型的漂移区内，所述第一类浅沟槽隔离结构的底面为阶梯型；第一第二类浅沟槽隔离结构和第五第二类浅沟槽隔离结构分别位于所述深掺杂层两侧的上方，第二第二类浅沟槽隔离结构位于所述A导电类型的阱区的左侧边缘区域，第三第二类浅沟槽隔离结构位于所述A导电类型的阱区内，第四第二类浅沟槽隔离结构位于所述B导电类型的漂移区右侧边缘区域；在所述第一第二类浅沟槽隔离结构和第二第二类浅沟槽隔离结构之间向下形成B导电类型的第一离子通道，在所述第四第二类浅沟槽隔离结构和第五第二类浅沟槽隔离结构之间向下形成B导电类型的第二离子通道，所述第一离子通道和第二离子通道均与所述深掺杂层连接；所述LDMOS器件的栅极横跨所述A导电类型的阱区部分区域、B导电类型的漂移区部分区域以及第一类浅沟槽隔离结构部分区域，所述LDMOS器件的源区位于所述第三第二类浅沟槽隔离结构和所述栅极左侧之间，所述LDMOS器件的漏区位于所述第一类浅沟槽隔离结构和第四第二类浅沟槽隔离结构之间，所述第二第二类浅沟槽隔离结构和第三第二类浅沟槽隔离结构之间还设有A导电类型的体区。
[0007]进一步的，所述A导电类型的阱区和所述B导电类型的漂移区相互接触。
[0008]进一步的，各第二类浅沟槽隔离结构的深度均大于所述第一类浅沟槽隔离结构的最大深度。
[0009]进一步的，所述第一至第五第二类浅沟槽隔离结构的深度分别为h1~h5，所述第一类浅沟槽隔离结构的最大深度Ht，并满足：Ht＜h2=h3=h4＜h1=h5。
[0010]进一步的，所述体区、源区、栅极、漏区、第一离子通道和第二离子通道的顶部均设有金属硅化物。
[0011]进一步的，所述A导电类型和B导电类型的方案为：A为P型，B为N型；或者，A为N型，B为P型。
[0012]有益效果：1、增加的深掺杂层和两个离子通道结构共同包围LDMOS器件，具体为深掺杂层213与第一离子通道251A、第二离子通道251B共同包围该LDMOS器件形成一个B导电类型掺杂的包围结构，嵌入在衬底210中，通过这种包围结构，用很小的额外成本取代现有技术中单独制作结深较大的阱区，实现了与CMOS工艺上的结合。同时通过对包围结构接出电极进行外部电位调节，能够在不影响器件的击穿电压与导通电阻的前提下，保证该器件在高温下也能够稳定工作。
[0013]2、本专利技术的LDMOS器件中，第一类浅沟槽隔离结构241采用阶梯结构，阶梯的数量N≥2，该浅槽隔离结构使栅极231与漏区233d之间的表面区域物质为氧化物，减少后续增加淀积金属硅化物阻挡层这一步骤，减少了工艺步骤和工艺难度。同时，该阶梯型沟槽隔离结构相对于现有技术还可以缩短电流流通路径来减小导通电阻，如图5所示中标记了电流流通路径，使器件保持较高的击穿电压，器件表面电场变得光滑。
附图说明
[0014]图1为现有的一种LDMOS器件剖面结构示意图；图2为本专利技术的LDMOS器件剖面结构示意图；图3为本专利技术结构中第一类浅沟槽隔离结构的结构示意图；
图4为本专利技术器件集成于CMOS器件的结构示意图；图5为浅沟槽隔离结构的电流流通路径对比图，其中(a)为现有技术中浅沟槽隔离结构的电流流通路径示意图，(b)为本专利技术结构中第一类浅沟槽隔离结构的电流流通路径示意图。
具体实施方式
[0015]下面结合附图对本专利技术做更进一步的解释。
[0016]如图2所示，一种兼容CMOS工艺的LDMOS器件，包括重掺杂的A导电类型衬底210，在A导电类型衬底210表面向下重掺杂生长形成B导电类型的深掺杂层213，深掺杂层213从衬底210的上表面向下延伸，覆盖范围大小是LDMOS器件的有源区。在A导电类型衬底210表面外延生长形成A导电类型的轻掺杂外延层212。将硅片放入高温炉中，通入氧气与硅反应在其表面生长氧化层，保护轻掺杂外延层212表面免本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种兼容CMOS工艺的LDMOS器件，其特征在于，包括A导电类型衬底（210），所述A导电类型衬底（210）表面向下重掺杂生长形成B导电类型的深掺杂层（213），所述A导电类型衬底（210）表面外延生长形成A导电类型的轻掺杂外延层（212）；所述轻掺杂外延层（212）表面向下掺杂形成A导电类型的深阱区（220），所述A导电类型的深阱区（220）的底部不与所述深掺杂层（213）相接触；所述A导电类型的深阱区（220）表面向下形成B导电类型的漂移区（222）和A导电类型的阱区（221），所述A导电类型的阱区（221）位于所述B导电类型的漂移区（222）左侧；还包括第一类浅沟槽隔离结构（241）和第一至第五第二类浅沟槽隔离结构（243A、242A1、242A2、242B、243B）；所述第一类浅沟槽隔离结构（241）位于所述B导电类型的漂移区（222）内，所述第一类浅沟槽隔离结构（241）的底面为阶梯型；第一第二类浅沟槽隔离结构（243A）和第五第二类浅沟槽隔离结构（243B）分别位于所述深掺杂层（213）两侧的上方，第二第二类浅沟槽隔离结构（242A1）位于所述A导电类型的阱区（221）的左侧边缘区域，第三第二类浅沟槽隔离结构（242A2）位于所述A导电类型的阱区（221）内，第四第二类浅沟槽隔离结构（242B）位于所述B导电类型的漂移区（222）右侧边缘区域；在所述第一第二类浅沟槽隔离结构（243A）和第二第二类浅沟槽隔离结构（242A1）之间向下形成B导电类型的第一离子通道（251A），在所述第四第二类浅沟槽隔离结构（242B）和第五第二类浅沟槽隔离结构（243B）之间向下形成B导电类型的第二离子通道（251B），所述第一离子通道（251A）和第二离子通道（251B）均与所述深掺杂层（213）连接；所述LD...

【专利技术属性】
技术研发人员：程晨，王彬，徐凯，吴李瑞，
申请(专利权)人：江苏游隼微电子有限公司，
类型：发明
国别省市：