功率半导体器件制造技术

本申请提供一种功率半导体器件，包括晶圆，以及设置于所述晶圆表面的多个第一阴极梳条和门极；其中，所述晶圆表面划分为具有相同圆心的多个同心圆环区和多个同心扇形区，所述多个同心圆环区和所述多个同心扇形区交叠以限定出多个图形区，所述多个第一阴极梳条间隔设置于所述多个图形区内；设置于同一所述图形区内的各个所述第一阴极梳条与该图形区的径向对称轴平行，且沿其所在的所述圆环区的内环排布；各个所述图形区内所述第一阴极梳条的排布间距沿与所述门极的径向距离的增加的方向先减小后增大。图形区内的阴极梳条的间距随其与门极的径向距离变化进行变化设计，提升了阴极梳条动态开关均匀性，有利于提升大面积芯片的关断能力。的关断能力。的关断能力。

【技术实现步骤摘要】
功率半导体器件


[0001]本申请涉及半导体
，具体涉及一种功率半导体器件。

技术介绍

[0002]门极换流晶闸管(Gate Commutated Thyristors，GCT)是电力电子领域中一种电流全控型的大功率容量的功率半导体器件，开通特性像晶闸管，具有较低的通态损耗，关断特性如晶体管，因而具有通态损耗低、浪涌电流大，关断速度快、功率容量大等特点。GCT通常用于一些功率容量超大的电力装置中，比如冶金轧机传动系统、船舶驱动系统、电网能源质量控制装置等重工核心装备中。
[0003]GCT芯片结构与门极可关断晶闸管(Gate Turn Off Thyristor，GTO)类似，具有三端(阴极、阳极和门极)和四层PNPN结构。阴极面由数千个GCT基本单元(称“阴极梳条”)并联形成，周围由整体连通的门极区所环绕，门极区由门极引出。其中，阴极梳条通常同心分圈排布，呈矩形阵列、圆弧阵列排布或者沿径向均匀排布在一个晶圆表面上，但是现有的排布方式中，阴极梳条交错程度较大导致工艺成型困难、门极快捷通道大小不一导致芯片关断均匀性较差。

技术实现思路

[0004]针对上述问题，本申请提供了一种功率半导体器件，解决了现有技术中门极换流晶闸管功率半导体器件的阴极梳条的排布导致芯片关断均匀性较差的技术问题。
[0005]本申请提供一种功率半导体器件，包括晶圆，以及设置于所述晶圆表面的多个第一阴极梳条和门极；
[0006]其中，所述晶圆表面划分为具有相同圆心的多个同心圆环区和多个同心扇形区，所述多个同心圆环区和所述多个同心扇形区交叠以限定出多个图形区，所述多个第一阴极梳条间隔设置于所述多个图形区内；
[0007]设置于同一所述图形区内的各个所述第一阴极梳条与该图形区的径向对称轴平行，且沿其所在的所述圆环区的内环排布；
[0008]各个所述图形区内所述第一阴极梳条的排布间距沿与所述门极的径向距离的增加的方向先减小后增大。
[0009]根据本申请的实施例，可选地，上述功率半导体器件中，各个所述第一阴极梳条的长度和/或宽度沿与所述门极的径向距离的增加的方向逐渐减小。
[0010]根据本申请的实施例，可选地，上述功率半导体器件中，设置于同一所述图形区内的多个所述第一阴极梳条中，任意相邻两个所述第一阴极梳条之间的间距相同。
[0011]根据本申请的实施例，可选地，上述功率半导体器件中，还包括：设置于所述圆环区内的任意相邻两个所述图形区的交界处的第二阴极梳条；
[0012]其中，所述第二阴极梳条的延伸线与所述圆心相交。
[0013]根据本申请的实施例，可选地，上述功率半导体器件中，所述第二阴极梳条沿其所
在的所述圆环区的内环排布。
[0014]根据本申请的实施例，可选地，上述功率半导体器件中，设置于同一所述图形区内的所述第一阴极梳条的排布间距为第一距离；
[0015]所述第二阴极梳条靠近所述圆心的一端与邻近的所述第一阴极梳条之间的间距为第二距离；
[0016]同一所述图形区对应的所述第一距离和所述第二距离相等。
[0017]根据本申请的实施例，可选地，上述功率半导体器件中，所述第二阴极梳条与邻近的所述第一阴极梳条之间形成通道区。
[0018]根据本申请的实施例，可选地，上述功率半导体器件中，所述任意相邻两个所述图形区的交界处的所述第二阴极梳条的数量为1。
[0019]根据本申请的实施例，可选地，上述功率半导体器件中，所述门极设置于所述晶圆边缘、中心或中间位置的所述圆环区内。
[0020]根据本申请的实施例，可选地，上述功率半导体器件中，设置于同一所述图形区内的各个所述第一阴极梳条与其所在的所述圆环区的内环之间的径向间隔距离相同。
[0021]根据本申请的实施例，可选地，上述功率半导体器件中，设置于同一所述图形区内的各个所述第一阴极梳条的长度相同；和/或，
[0022]设置于同一所述图形区内的各个所述第一阴极梳条的宽度相同。
[0023]根据本申请的实施例，可选地，上述功率半导体器件中，所述多个同心扇形区的尺寸相同。
[0024]根据本申请的实施例，可选地，上述功率半导体器件中，设置有所述第一阴极梳条的各个所述圆环区的径向宽度相同。
[0025]根据本申请的实施例，可选地，上述功率半导体器件中，所述阴极梳条的两端呈半圆弧状。
[0026]采用上述技术方案，至少能够达到如下技术效果：
[0027](1)梳条呈扇区圆弧均匀排布，梳条可形成近似阵列排布，不同圆环内阴极梳条交错较小，芯片关断/开通延迟时间较短。在提高芯片的阴极面积利用率、通流能力的同时，还降低阴极梳条成型的工艺难度，提升工艺成品率降低了芯片生产成本。
[0028](2)图形区内的阴极梳条的间距随其与门极的径向距离变化进行变化设计，抵消寄生电感影响而提升了阴极梳条动态开关均匀性，特别有利于提升大面积芯片的关断能力，且能够简化辐照工艺。
[0029](3)图形区内的阴极梳条的间距随其与门极的径向距离变化进行变化设计，降低了芯片横向结构引入的杂散电感影响，有利于扩大芯片直径设计，特别适用于大直径边缘门极芯片设计。
附图说明
[0030]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0031]图1a是一种功率半导体器件的阴极梳条排布示意图；
[0032]图1b是图1a中功率半导体器件的十六分之一部分的放大图；
[0033]图2a是另一种功率半导体器件的阴极梳条排布示意图；
[0034]图2b是图2a中功率半导体器件的十六分之一部分的放大示意图；
[0035]图3a是另一种功率半导体器件的阴极梳条排布示意图；
[0036]图3b是图3a中功率半导体器件的十六分之一部分的放大示意图；
[0037]图4是本申请一示例性实施例示出的一种功率半导体器件中晶圆表面的划分示意图；
[0038]图5a是本申请一示例性实施例示出的一种功率半导体器件的阴极梳条排布示意图；
[0039]图5b是图5a中功率半导体器件的十六分之一部分的放大示意图；
[0040]图6是图5a和5b中阴极梳条的放大示意图；
[0041]图7a是本申请一示例性实施例示出的另一种功率半导体器件的阴极梳条排布示意图；
[0042]图7b是图7a中功率半导体器件的四分之一部分的放大示意图；
[0043]图7c是图7a中功率半导体器件的三十二分之一部分的放大示意图；
[0044]图8a是本申请一示例性实施例示出的另一种功率半导体器件的阴极梳条排布示意图；
[0045]图8b是图8a中功率半导体器件的四分之一部分的放大示意图；
[0046]图8c是图8a中功率半导体器件的六十四分之一部分的放大示意图；
[0047]在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体器件，其特征在于，包括晶圆，以及设置于所述晶圆表面的多个第一阴极梳条和门极；其中，所述晶圆表面划分为具有相同圆心的多个同心圆环区和多个同心扇形区，所述多个同心圆环区和所述多个同心扇形区交叠以限定出多个图形区，所述多个第一阴极梳条间隔设置于所述多个图形区内；设置于同一所述图形区内的各个所述第一阴极梳条与该图形区的径向对称轴平行，且沿其所在的所述圆环区的内环排布；各个所述图形区内所述第一阴极梳条的排布间距沿与所述门极的径向距离的增加的方向先减小后增大。2.根据权利要求1所述的功率半导体器件，其特征在于，各个所述第一阴极梳条的长度和/或宽度沿与所述门极的径向距离的增加的方向逐渐减小。3.根据权利要求1所述的功率半导体器件，其特征在于，设置于同一所述图形区内的多个所述第一阴极梳条中，任意相邻两个所述第一阴极梳条之间的间距相同。4.根据权利要求3所述的功率半导体器件，其特征在于，还包括：设置于所述圆环区内的任意相邻两个所述图形区的交界处的第二阴极梳条；其中，所述第二阴极梳条的延伸线与所述圆心相交。5.根据权利要求4所述的功率半导体器件，其特征在于，所述第二阴极梳条沿其所在的所述圆环区的内环排布。6.根据权利要求5所述的功率半导体器件，其特征在于，设置于同一所述图形区内的所述第一阴极梳条的...

【专利技术属性】
技术研发人员：陈勇民，徐焕新，陈芳林，操国宏，蒋谊，潘学军，孙永伟，邹平，
申请(专利权)人：株洲中车时代半导体有限公司，
类型：发明
国别省市：