基于多重缓冲层的4H-SiC异质结二极管器件结构制造技术

本发明专利技术公开了一种基于多重缓冲层的4H

【技术实现步骤摘要】
基于多重缓冲层的4H
‑
SiC异质结二极管器件结构


[0001]本专利技术涉及半导体
，特别是涉及一种基于多重缓冲层的4H
‑
SiC异质结二极管器件结构。

技术介绍

[0002]4H
‑
SiC结势垒肖特基二极管(4H
‑
SiC JBS)，是一种结合了SBD和PiN二极管两者优点的SiC功率二极管，主要用来实现单向导电和整流等功能，是SiC功率半导体器件中重要的一类器件。相比传统肖特基器件，具有低开启电压、高开关速度、高击穿电压和低反向漏电流等特性。4H
‑
SiC JBS二极管被广泛应用于电力电子系统和集成电路系统中。
[0003]随着航空航天事业的飞速发展，新型空间站、卫星、航天器等航空航天设备对高性能的电子器件提出了越来越高的要求。由于航天设备的工作环境比较苛刻，宇宙空间环境中存在大量高能粒子，功率半导体器件易发生位移损伤效应、总剂量效应和单粒子烧毁效应。4H
‑
SiC JBS二极管作为新一代功率半导体器件，具有很大的性能优势，非常适合应用于航空航天领域。基于国内外研究可知4H
‑
SiC JBS二极管不易发生位移损伤效应和总剂量效应，但易发生单粒子烧毁效应，因此如何提高4H
‑
SiC JBS二极管的抗单粒子烧毁研究能力是本领域亟需解决的问题。

技术实现思路

[0004]本专利技术的主要目的在于提供一种抗单粒子烧毁的基于多重缓冲层的4H
‑
SiC异质结(4H
‑
SiC MBL
‑
JBH)二极管器件结构，以解决现有技术中的4H
‑
SiC JBS二极管在高能粒子辐照后出现器件全局最高温度大于SiC材料烧毁温度(3100K)的现象，从而发生单粒子烧毁导致器件损坏的问题。
[0005]为实现上述目的，本专利技术提供了如下方案：
[0006]本专利技术提供一种基于多重缓冲层的4H
‑
SiC异质结二极管器件结构，使用P型多晶硅与N
‑
型SiC外延层形成异质结代替肖特基结，并在N
‑
型SiC外延层和N+型SiC衬底之间加入N型SiC多重缓冲层。
[0007]进一步地，所述抗单粒子烧毁的基于多重缓冲层的4H
‑
SiC异质结二极管器件结构(4H
‑
SiC MBL
‑
JBH二极管)包括从下至上依次层叠的阴极金属层、N+型SiC衬底、N型SiC多重缓冲层、N
‑
型SiC外延层、P+型SiC层、P型多晶硅层以及阳极金属层。N型SiC多重缓冲层在N+型SiC衬底和N
‑
型SiC外延层之间，共有五层，从上至下掺杂浓度依次按比例递增；P+型SiC层在N
‑
型SiC外延层上方；P型多晶硅层在N
‑
型SiC外延层上方和P+型SiC层之间，P型多晶硅层与N
‑
型SiC外延层形成异质结。
[0008]进一步地，所述P型多晶硅层掺杂浓度为5
×
10
18
cm
‑3，厚度为0.7μm，宽度3μm，位于P+型SiC层之间。
[0009]进一步地，P+型SiC层在N
‑
型SiC外延层上方，通过外延的方式形成。
[0010]进一步地，P+型SiC层掺杂浓度为1
×
10
19
cm
‑3，宽度为2μm，相邻P+型SiC层间距为3
μm。
[0011]进一步地，N型SiC多重缓冲层层数为五层，每层厚度与掺杂浓度可在一定范围内变化，每层厚度为2μm，掺杂浓度为4
×
10
15
cm
‑3～6
×
10
17
cm
‑3，每层掺杂浓度比为3.5。
[0012]进一步地，N
‑
型SiC外延层掺杂浓度为1
×
10
15
cm
‑3，厚度为5.0μm。
[0013]本专利技术使用P型多晶硅与N
‑
型SiC外延层形成异质结代替肖特基结，并在N
‑
型SiC外延层和N+型SiC衬底之间加入N型SiC多重缓冲层，通过降低高能粒子入射器件后产生的瞬态电流密度、改变峰值电场数值与位置和降低碰撞电离率来使器件在高反向偏置电压和高LET值的辐照条件下不发生单粒子烧毁。
[0014]本专利技术公开了以下技术效果：
[0015]由于使用P型多晶硅与N
‑
型SiC外延层形成异质结代替肖特基结，并在N
‑
型SiC外延层和N+型SiC衬底之间加入N型SiC多重缓冲层，降低了高能粒子入射器件后在入射轨道上产生的瞬态高电流密度，低的瞬态电流密度可以降低高能粒子入射器件后产生的热损耗，使异质结下方N
‑
型SiC外延层中由辐照而产生的温度低于SiC材料熔点温度。由于使用多重缓冲层，可以解决高能粒子入射器件后在N
‑
型SiC外延层和N+型SiC衬底界面处发生高电场聚集的情况，使高电场随时间变化分布在多重缓冲层中，从而降低了N
‑
型SiC外延层和N+型SiC衬底界面处的高碰撞电离率，解决了N
‑
型SiC外延层和N+型SiC衬底界面处易产生高温导致器件发生单粒子烧毁的问题。
附图说明
[0016]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为传统4H
‑
SiC JBS二极管结构示意图，其中，1
‑
阳极金属层，2
‑
P+型SiC层，3
‑
N
‑
型SiC外延层，4
‑
N+型SiC衬底，5
‑
阴极金属层；
[0018]图2为本专利技术设计的4H
‑
SiC MBL
‑
JBH二极管结构示意图，其中，1
‑
阳极金属层，2
‑
P+型SiC层，3
‑
P型多晶硅层，4
‑
N
‑
型SiC外延层，5～9
‑
N型SiC多重缓冲层，10
‑
N+型SiC衬底，11
‑
阴极金属层；
[0019]图3为传统4H
‑
SiC JBS二极管与实施例1设计的4H
‑
SiC MBL
‑
JBH二极管单粒本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于多重缓冲层的4H
‑
SiC异质结二极管器件结构，其特征在于，使用P型多晶硅与N
‑
型SiC外延层形成异质结代替肖特基结，并在N
‑
型SiC外延层和N+型SiC衬底之间加入N型SiC多重缓冲层。2.根据权利要求1所述一种基于多重缓冲层的4H
‑
SiC异质结二极管器件结构，其特征在于，所述P型多晶硅掺杂浓度为5
×
10
18
cm
‑3。3.根据权利要求1所述一种基于多重缓冲层的4H
‑
SiC异质结二极管器件结构，其特征在于，P+型SiC层在N
‑
型SiC外延层上方，通过外延的方式形成。4...

【专利技术属性】
技术研发人员：王颖，李茂斌，包梦恬，曹菲，
申请(专利权)人：大连海事大学，
类型：发明
国别省市：