3D存储器件及其读取方法技术

公开了一种3D存储器件及其读取方法，3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，读取方法包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；对一个存储单元进行读取操作时，根据存储单元的编程顺序向存储单元串施加不同的位线电压。本申请根据存储单元的编程顺序调整向存储单元串施加不同的位线电压，先编程的存储单元在读取时采用较大的位线电压，增大存储单元串上的电流，从而减小BPD效应引起的Vt正向漂移及展宽以增加读窗口边距，降低读干扰的影响。降低读干扰的影响。降低读干扰的影响。

【技术实现步骤摘要】
3D存储器件及其读取方法
[0001]本申请是申请日为2021年01月06日、申请号为202110013950.8、专利技术名称为“3D存储器件及其读取方法”的中国专利申请的分案申请。


[0002]本专利技术涉及半导体的制造工艺领域，特别涉及三维存储器件及其读取方法。

技术介绍

[0003]近年来，闪存(Flash Memory)存储器件的发展尤为迅速。闪存存储器件的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器件的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器件(3D NAND)技术得到了迅速发展。图1a示出了3D存储器件的存储单元串的电路图，图1b示出存储单元串编程过程中各存储单元的操作状态的示意图。其中，存储单元串包括多个存储单元(MC1
‑
MCn)，n为大于等于2的整数。每个存储单元串最顶部存储单元连接至顶部选择管TSG，所述顶部选择管连接至位线，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D存储器件的读取方法，所述3D存储器件包括多个存储单元串，每个存储单元串包括多个存储单元，每个存储单元串最顶部存储单元连接至顶部选择管，所述顶部选择管连接至位线，存储单元串最底部的存储单元连接至底部选择管，其特征在于，包括：根据编程顺序对一存储单元串的多个存储单元依次进行编程；根据编程顺序将存储单元串的多个存储单元划分成多个存储组；所述存储组的数量小于等于一个存储单元串中存储单元的数量；对一个存储单元串中的一个存储单元进行读取操作时，根据所述存储单元所属存储组的编程顺序向存储单元串施加不同的位线电压；其中，所述存储单元所属存储组的编程顺序越靠前，读取操作时向存储单元串上施加的位线电压越大。2.根据权利要求1所述的读取方法，其特征在于，所述根据编程顺序将存储单元串的多个存储单元划分成多个存储组，包括：根据一存储单元串的多个存储单元的编程顺序，将多个存储单元划分成第一存储组、第二存储组和第三存储组，其中，第一存储组最先编程、第二存储组中间编程、第三存储组最后编程；读取操作选中的存储单元位于第一存储组时，向存储单元串上施加第一位线电压；读取操作选中的存储单元位于第二存储组时，向存储单元串上施加第二位线电压；读取操作选中的存储单元位于第三存储组时，向存储单元串上施加第三位线电压。3.根据权利要求2所述的读取方法，其特征在于，第三位线电压与编程验证时的位线电压相同。4.根据权利要求1所述的读取方法，其特征在于，所述编程顺序为正向编程顺序，所述根据编程顺序对一存储单元串的多个存储单元依次进行编程，包括：从一存储单元串与底部选择管相邻的存储单元向与顶部选择管相邻的存储单元依次进行编程；对一个存储单元串中一个存储单元进行读取操作时，读取操作选中的存储单元所属存储组越靠近底部选择管，向存储单元串上施加的位线电压越大。5.根据权利要求1所述的读取方法，其特征在于，所述编程顺序为逆向编程顺序，所述根据编程顺序对一存储单元串的多个存储单元依次进行编程，包括：从一存储单元串与顶部选择管相邻的存储单元向与底部选择管相邻的存储单元依次进行编程；对一个存储单元串中一个存储单元进行读取操作时，读取操作选中的存储单元所属存储组越靠近顶部选择管，向存储单元串上施加的位线电压越大。6.一种3D存储器件，其特征在于，包括：存储...

【专利技术属性】
技术研发人员：程婷，刘红涛，靳磊，赵向南，谢学准，夏仕钰，闵园园，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：